Устройство для контроля постоянных запоминающих блоков

 

фСЕСфЮ3нлЯ Я

О И Е

ИЗОБРЕТЕН ИЯ

<») 5I0753

Союз Советских

Социалистических

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву (22) Заявлено 02.01.74 (21) 1982669/24 с присоединением заявки № (23) Приоритет

Опубликовано 15.04.76. Бюллетень ¹ 14

Дата опубликования описания 28.05.76 (51) М. Кл.- G 1IС 29! 00

Государственный комитет

Совета Министров СССР по делам изобретений и открытий (53) УДК 681.327(088.8) (72) Авторы изобретения

В. В. Белов и В. А. Калиниченко (71) Заявитель (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ПОСТОЯННЫХ

ЗАПОМИНАЮЩИХ БЛОКОВ

Изобретение относится к области запоминающих устройств.

Известно устройство для контроля постоянных запоми»ающих блоков, содержащее с«»тывающий блок, подключенный к входам блока управления и регистра адреса, и блок сравнения.

Известное устройство не позволяет проводить контроль постоянных запоминающих блоков в реальном масштабе времени и не обеспечивает полноту. и достоверность контроля.

Предлагаемое устройство отличается от известного тем, что оно содержит счетчик и сумматор, входы которого подключены к выходам регистра адреса и одним входам блока сравнения, а выходы — к входам счетчика, выходы которого соединены с другими входами блока сравнения, выход которого подключен к блоку управления.

Указанные отличия позволяют расширить область применения устройства и повысить точность контроля.

На чертеже изображена функциональная схема описываемого устройства, содержащего считывающий блок 1, подключенный к входам блока управления 2, служащего также для сравнения информации, и регистра адреса 3; сумматор 4, охваченный кольцевой связью; счетчик 5 и блок сравнения 6, служащий для сравнения адресов. Входы сумматора 4 подключены к выходам регистра адреса

3 н одним входам блока сравнения 6, а выходы — к входам счетчика 5, выходы которого соединены с другими входами блока сравне»ия 6, выход которого подключен к блоку управления 2.

Устройство работает следующим образом.

С блока 1 адрес контрольной информации подается на регистр адреса 3, а эталонная

1о информация, соответствующая данному адресу, — на блок управления 2. С регистра 3 код адреса поступает в блок сравнения 6 и на сумматор 4. Выходы сумматора 4 устанавливают начальный адрес счетчика адреса 5 на фикси15 рованное число Л единиц меньше, чем контролируемый адрес постоянного запоминающего олока (из адреса, занесенного в регистр 3, вычитается Х единиц). Запускается счетчик 5.

Происходит перебор Л адресов с обращением

20 в реальном масштабе времени к постоянному запоминающему блоку и со сравнением состояний счетчика 5 и регистра 3. При совпадении состояний блоком сравнения 6 выдается сигнал на разрешение сравнения инфор25 мацип постоянного запоминающего блока с эталонной информацией, с блока i ïðàBëåíèÿ

2 выдается команда останова на счетчик 5.

При совпадении информации, полученной с постоянного запоминающего блока по данно

30 му адресу, с эталонной блок управления 2

1 $1(F53, „, Формула изобретения

Составитель В. Рудаков

Техред T. Трусова Корректор И. Позияковская

Редактор С. Хейфиц

Заказ 1168/15 Изд. № 1273 Тираж 723 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

113035, Москва, K-35, Раушская наб., д. 4/5

Типография, пр. Сапунова, 2 выдает сш нал на считывающий блок ), разрешающий ввод эталонной информации по следующему адресу, цикл повторяется.

При нссравнении проверка прекращается.

Устройство для контроля постоянных запоминающих блоков, содержащее считывающий блок, подключенный к входам блока управле0llsl н регистра адреcB, H б.1ок сравнения, 0 l л и ч а ю ще е с я тем, что, с целью расширения области применения устройства и повышения точности контроля, оно содержит счетчик и сумматор, входы которого подключены к выходам регистра адреса и одним входам блока сравнения, а выходы — к входам счетчика, выходы которого соединены с другими входами блока сравнения, выход которого подключен к блоку управления.

Устройство для контроля постоянных запоминающих блоков Устройство для контроля постоянных запоминающих блоков 

 

Похожие патенты:

Изобретение относится к импульсной технике и может быть использовано в устройствах вычислительной техники и системах управления

Изобретение относится к вычислительной технике, в частности, к устройствам хранения информации, и может найти приме нение в специализированных системах хранения и обработки изображений, в ассоциативных параллельных процессорах при решении информационно-логических задач, задач поиска и сортировки данных, в устройствах обработки сигналов в реальном масштабе времени

Изобретение относится к полупроводниковому запоминающему устройству, содержащему схему обнаружения и исправления множественных ошибок

Изобретение относится к способам записи в энергонезависимую память и может быть использовано в приборах, осуществляющих хранение и обновление оперативной информации в процессе своей работы

Изобретение относится к устройствам тестирования электронных элементарных схем и групповых линий соединений

Изобретение относится к средствам для программирования/стирания электрически стираемых программируемых полупроводниковых постоянных запоминающих устройств

Изобретение относится к области автоматики и вычислительной техники

Изобретение относится к электронным запоминающим устройствам (ЗУ) с электрически программируемыми ячейками
Наверх