Устройство для декодирования (п,к)кодов

 

ю гф г гь .гма |Л« °

ИЛТЕИ! " "ЛЯ бкблкотека й1БА

Союз Советских

Социалистимеских

Республик

ОП ИКАНИЕ

ИЗОБРЕТЕЙ ИЯ (») 26083

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву (22) Заявлено18.02.74 (21) 1997916/24 с присоединением заявки ¹ (23) Приоритет (51) М. Кл.

Н 04 L 1/10

Государственный комитет

Совета Министроа СССР оо делам изобретений и открытий (43) Опубликовано 25.08.76.Бюллетень ¹ 31 (53) УДК 681.142. .019.3 (088.8) (45) Дата опубликования описания 23,12.76 j (72) Авторы изобретения

А. С. Смирнов и В, Н. Переход (71) Заявитель (54) УСТРОЙСТВО ДЛЯ ДЕКОДИРОВАНИЯ (П.,k )-КОДОВ

М=Г(„«j) Изобретение касается автоматики и вычислительной техники и может быть использовано для циклического декодирования (П, % )-кодов, корректирующих ошибки от одиночных до 1 -кратных включительно при передаче цифровой информации.

Известны устройства декодиюования, содержащие регистры, элементы И, ИЛИ, НЕ Г11.

Однако эти устройства сложны и имеют низкое быстродействие. 10

Наиболее близким техническим решением к предложенному является устройство, содержащее информационный регистр, регистр час ного, регистр-счетчик остатка, два дешифратора, блок выявления исходного состояния, д группу элементов И, триггер и два элемента И. Причем первый и второй дешифраторы, группа элементов И и информационный регистр соединены последовательно, другие входы второго дешифратора соединены с со=- 20 ответствующими выходами распределителя, счетный вход регистра-счетчика остатка соединен с выходами распределителя черезпервый элемент И, другой вход которого соединен с управляющими входами регистра-счет- 25 чика остатка, блока выявления исходного состояния и с единичным выходом триггеюа, нулевой выход которого соединен с управляющим входом распределителя. а нулевой вход соединен с управляющим входом устройства.

П. -ый выход распреде: ителя соединен с первым входом второго элемента И, выходы регистра-счетчика остатка соединены со входами блока выявления исходного состояния, выход которого соединен с управляющим входом группы элементов И (2), Однако такое устройство также сложно и имеет низкое быстродействие, так как для обеспечения режима исправления ошибок требуется число циклов работы распределителя где П вЂ” число разрядов кода; тт- k — число проверочных разрядов; — знак целой части.

11елью изобретения является упрощение и цовышенле быстюодействия устройства.

Это достигается тем, что предложенное у-..тройство содержит элемент ИЛИ, входы ко526083 торого соединены с входами первого дешифратора и с выходами регистра частного и регистра-счетчика остатка, выход элемента ИЛИ соединен со вторым входом второго элемента И, выход которого соединен с еди- 5 ничным входом триггера.

Схема устройства приведена на чертеже.

Устройство состоит из информационного регистра 1, регистра 2 частного, регистра10 счетчика 3 остатка, дешифраторов 4 и 5, блока 6 выявления исходного состояния, группы элементов И 7 управляющего триггера 8, элементов И 9 и 10, элемента ИЛИ 11 и распределителя (не показан).

)5

Устройство работает в двух режимах.

Режим I — режим записи кодовой комбинации. Этот режим осуществляется за один цикл работы распределителя. В начале режима на провода установки в нуль (уст. "0") подается импульс, который устанавливает в нуль информационный регистр 1, регистр частного 2, регистр-счетчик остатка 3 и управляющий триггер 8. Затем за один цикл работы распределителя осуществляется запись информационных цифр в информационный регистр и — проверочных цифр в регистр частного и регистр-счетчик остатка. В информационном регистре 1 записывается информационная часть кодовой комбинации. Провероч- яп ные цифры образуются в соответствии с уравнениями проверки из информационных и контрольных цифр принимаемой кодовой комбинации. Проверочное число состоит из двух частей: частного (первые Г цифр), которое записывается в регистр частного, и остатка (последние П вЂ” k — цифр), который записывается в регистр-счетчик остатка. Если проверочное число равно нулю, на этом декодирование принятой кодовой комбинации .щ заканчивается. Если проверочное число отлично от нуля, что свидетельствует о наличии исправляемых ошибок кратности 1 и меньше (или неисправляемых ошибок кратности больше t ) на выходе элементов ИЛИ 11,@ появляется сигнал, который будет подан на первый вход второго элемента 10. На другой вход этой схемы (обозначенный буквой и ) с выхода последнего каскада распределителя поступает импульс, который переводит управ- g} ляющий триггер 8 в состояние "1".

По окончании первого режима все проверочное число будет записано в регистре частного (первые Г цифр ) и в регистре счетчика остатка (последние — — цифр). 55

При этом частное декодируется дешифратором 4-, на соответствующей выходной шине которого появляется сигнал по окончании первого режима. Остаток же декодируется во втором режиме. 60

За счет этого обеспечивается повышение быстродействия устройства по сравнению с известным устройством.

Режим П вЂ” режим испчавления ошибки.

Этот режим осуществляется также за один цикл работы распределителя.

При переходе триггера 8 в состояние "1 " на его выходе "0" вырабатывается импульсный сигнал для повторного запуска распределителя.

Кроме того, потенциальный сигнал с выхода "1" триггера подается на вход блока 6 выявления исходного состояния, на управляющий вход регистра-счетчика остатка 3 для переключения его в режим обратного счета и на первый вход первого элемента И 9.

В соответствии с величиной частного на выходе одной из шин первого дешифратора 4 в конце первого режима появляется потенциальный сигнал, который подается на вход второго дешифратора 5. Правые входы двухвходовых элементов И этого дешифратора подключены к соответствующим выходным шинам первого дешифратора, а левые входык шинам, на которые подаются сигналы с соответствующих каскадов распределителя.

Количество двухвходовых элементов И во втором дешифраторе равно количеству исправляемых ошибок, а количество элементов ИЛИколичеству информационных разрядов k.

При переключении распределителя сигналы с его выходов через элемент задержки и первый логический элемент И 9 поступают на общий счетный вход регистра-счетчика остатка 3. Число, записанное в регистре— счетчике остатка, начинает уменьшаться.

Как только это число станет равным 0...01, на выходе блока 6 выявления исходного со— стояния появляется потенциальный сигнал, который подается на все правые группыдвухвходовых элементов И 7. Следующий импульс распределителя, поступив на одну из шин второго дешифратора 5, проходит через соответствующие элементы И и ИЛИ дешифратора и поступает на левые входы элементов И 7 (на или менее входов в соответствии с кратностью исправляемой ошибки).

Сигналы с выходом элементов И 7 поступают в информационный регистр и ошибка будет исправлена. При дальнейшем переключении распределителя сигнал на выходе блока выявления исходного состояния исчезает. Сигнал с выхода последнего каскада распределителя проходит через элемент И 10 и поступает на вход установки триггера в состояние "1 ", но так как триггер находится в состоянии "1 ", его состояние не изменяется. На этом заканчивается декодирование принятой кодовой комбинации.

526083

Таким образом, предложенное устройство позволяет повысить быстродействие и упрощается за счет того, что часть проверочного числа, записанная в регистре частного, декодируется дешифратором, остаток проверочного числа декодируется последовательно во времени во втором режиме — режиме исправления ошибки. Кроме того, если проверочное число равно нулю, сигнал для перевода устройства в режим исправления ошибки !О не вырабатывается и декодирование кодовой комбинации в этом случае осуществляется за один цикл работы приемного распределителя.

Формула изобретения

Устройство для декодирования (П., k )кодов, содержащее информационный регистр, 20 регистр частного, регистр-счетчик остатка, два дешифратора, блок выявления исходного состояния, группу элементов И, триггер и два элемента И, причем первый и второй дешифраторы, группа элементов И и информа- 25 ционный регистр соединены последовательно, другие входы второго дешифратора соединены с соответствующими выходами распределителя, счетный вход регистра-счетчика остатка соединен с выходами распределителя через первый элемент И, другой вход которого соединен с управляющими входами регистрасчетчика остатка и блока выявления исходного состояния и с единичным выходом триггера, нулевой выход которого соединен с управляющим входом распределителя, а нулевой вход — с управляющим входом устройства, Г -ый выход распределителя соединен с первым входом второго элемента И, выходы регистра-счетчика остатка соединены со входами блока выявления исходного состояния, выход которого соединен с управляющим входом группы элементов И, о тл и ч ающ е с я тем, что, с целью упрощения и повы— щения быстродействия устройства, оно содержит элемент ИЛИ, входы которого соединены с входами первого дешифратора и с выходами регистра частного и регистра-счетчика остатка, выход элемента ИЛИ соединен со вторым входом второго элемента И, выход которого соединен с единичным входом триггера.

Источники информации, принятые во вни— мание при экспертизе:

1. У. Коц. "Коды с исправлением ошибок и их реализация в цифровых системах", сб. "Методы введения избыточности для вычислительных систем", "Сов. радио" М. 1966, стр.

1 79-229.

2. Авторское свидетельство СССР

No374603, G 06 f 1 1/1 О, 26.01 . 70.