Запоминающее устройство

 

!

:..Е т "-- ° о тио- rxй чеоg

ОП ИСАН ГЕ

ИЗОБРЕТЕН ИЯ

Союз Советских

Социалистических

Республик (11)531194

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву (22) Заявлено 01,07.74 (21) 2041210/24 с присоединением заявки № (23) Приоритет (43) Опубликовано 0S.10.76. Бюллетень № 37 (45) Дата опубликования описания 06.06.77 (51) И. К

G 11 С 11/40

Государственный комитет

Совета Министров СССР по делам изооретений и открытий (53) УДК

628.377.623.22 (088.8) (72) Авторы изобРЕтЕний О. М. Егоров, В. Л. Волчек, С. Н. Диго и В. М. Фесенко (71) Заявитель (54) ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО

Изобретение относится к вычислительной технике, а именно к запоминающим устройствам (ЗУ) .

Известно запоминающее устройство на

МДП вЂ” матрицах памяти (1), в котором, в частности используется один и тот же управляемый источФ ник напряжения для питания накопителя и адресных формирователей.

Однако наличие в нем инерционного управляемого (импульсного) источника напряжения для питания накопителя и большого числа адресных формирователей не дает возможности организовать запоминающее устройство достаточно большого объема и высокого быстродействия.

Наиболее близким техническим решением к данному предложению является запоминающее устройство (2), содержащее накопитель, состоящий из ячеек памяти на дополняющих МДП- транзисторах, матричный диодно-резистивньтй дешифратор, каждая ячейка которого состоит из последовательно соединенных диода и резистора, причем первый вьвод резистора соединен с выходом соответствующего адресного формирователя координаты Х, второй вьвод резистора и катод диода — с соответствующей адресной шиной, анод диода — с выходом соответствующего адресного формирователя координаты У.

Однако известное устройство недостаточно надежно в работе и потребляет большую мощность.

Цель изобретения — повышение надежности устройства в работе и уменьшение потребляемой мощности.

Эта цель достигается тем, что запоминающее устройство содержит ограничители напряжения, например диоды, включенные между выходами адресных формирователей У и шиной питания накопителя, причем к последней подсоединены катоды диодов.

На чертеже схематически изображено предложенное устройство.

Оно содержит адресные формирователи 1 координаты Х, адресные формирователи 2 координаты У, диодно-резистивньтй дешифратор 3, ячейки памяти < ограничители напряжения (диоды) 5, шину питания 6 ячеек памяти, адресные шины 7, диоды 8 дешибратора 3, резисторы 9 дешифратора 3.

Устройство работает следующим образом. В режиме хранения на выходах всех адресных фор531194

ЦНИИПИ З а 5422/126

Тираж 723

Филиал ППП "Патент", r Ужгород, ул. Проектная, 4 мирователей 1 и 2 поддерживается высокий положительный потенциал, вследствие чего на адресных шинах 7 и шине питания 6 устанавливаются одинаковые потенциалы, равные разности выходного уровня формирователей 2 и падения напряжения соответственно на диодах 5 или 8. В режиме обращения к запоминающему устройству один иэ формирователей 2 возбуждается, что приводит к закрыванию только одного из диодов 5, т. е. напряжение на шине 6 практически не меняется. При 1п возбуждении формирователя 1 от всех формирователей 2, находящихся в невозбужденном состоянии, отбирается ток полувыборных ячеек дешифратора, определяемый величиной резисторов 9. При этом необходимо, чтобы выходной уровень адрес- 1я ных формирователей 2 не изменялся при увеличении тока нагрузки на него до величины, равной сумме тока полувыбранной ячейки дешифратора и тока потребления ячейками памяти. Поэтому допустимо деление шины 6 на несколько частей, 20

11ри изменении напряжения питания формирователей напряжения на адресных шинах 7 и шине 6 меняются практически одинаково. Эти изменения одинаковы и при изменении температуры. 25

Отпадает необходимость в специальном источнике питания для ячеек памяти, что снижает габариты устройства, а также рассеиваемую мощность.

Формула изобретения

Запоминающее устройство, содержащее накопитель, состоящий из ячеек памяти на дополняющих МДП-транзисторах, матричный диодно-резистивный дешифратор, каждая ячейка которого состоит из последовательно соединенных диода и резистора, причем первыйвывод резистора соединен с выходом соответствующего адресного формирователя координаты Х, второй вывод резистора и катод диода — с соответствующей адресной шиной, анод диода-с выходом соответствующего адресного формирователя координаты У, о т л и ч а ю щ е ес я тем, что, с целью повышения надежности устройства в работе и уменьшения потребляемой мощности„оно содержит ограничители напряжения, например диоды, включенные между выходами адресных формирователей координаты У и шиной питания накопителя, причем к последней подсоединены катоды диодов.

Источники информации, принятые во ь-...мание при экспертизе:

1 — Белов В. Н. и др. "Быстродействующее ОЗУ на интегральных микросхемах . "Автометрия", 1973, Р 3.

2 — Волчек В. Л. и др. Запоминающее устройство . Заявка на изобретение N 1964372, по которой получено решение о выдаче авторского свидетельства от 23.04.75 г.