Сложный инвертор

Авторы патента:

H03K19/40 - Логические схемы, т.е. устройства, имеющие не менее двух входов, работающих на один выход (схемы для компьютерных систем, использующих нечеткую логику G06N 7/02); инверторные схемы

(i i1 537446

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Со оа Советских

Социалистических

Реслублин (61) Дополнительное к авт. свид-ву (22) Заявлено 15.02.74 (21) 1999361/21 с присоединением заявки № (23) Приоритет

Опубликовано 30.11.76. Бюллетень № 44

Дата опубликования описания 02.12.76 (51) М. Кл.- Н ОЗК 19/40

Государственный комитет

Совета Министров СССР (53) УДК 621.382(088.8) on делам изобретений и открытий (72) Авторы изобретения

В. И. Осинский и К. Л. Тявловский

Институт электроники АН Белорусской ССР (71) Заявитель (54) СЛОЖНЫЙ ИНВЕРТОР

Изобретение относится к автоматике и вычислительной технике.

Известны сложные инверторы, содержащие входной и два выходных транзистора, база первого из которых соединена с коллектором, а база второго с эмиттером входного транзистора.

Известные сложные инверторы имеют сравнительно небольшое быстродействие.

Целью изобретения является увеличение быстродействия инвертор а.

Это достигается тем, что в предлагаемый инвертор введен оптрон, излучающий диод которого включен последовательно с выходными транзисторами, а фотодиод включен между базой второго выходного транзистора и общей шиной.

На чертеже изображена схема предлагаемого сложного инвертора с логическим элементом, например многоэмиттерным транзистором 1 с выходами 2, выход которого соединен с базой входного транзистора 3 сложного инвертора. Эмиттер входного транзистора 3 соединен с базой второго транзистора 4, а коллектор транзистора 3 соединен с базой первого выходного транзистора 5. Излучающий диод 6 включен последовательно с выходными транзисторами 4 и 5, а фотодиод 7, образующий с излучающим диодом 6 оптронную пару, включен между базой транзистора 4 и общей шиной. Резистор 8 служит для ограничения тока выходных транзисторов 4 и 5.

Выходом 9 сложного инвертора является место соединения коллектора транзистора 4 и катода излучающего диода 6.

Работа инвертора заключается в следующем.

Если хотя бы на один из входов 2 логического элемента действует низкий уровень напряжения, то многоэмиттерный транзистор 1 открыт, транзисторы 3 и 4 закрыты, а транзистор 5 открыт. Ток через излучающий диод

6 мал, и сопротивление фотодиода 7 велико.

Логический элемент выключен, а напряжение на его выходе 9 соответствует высокому уровню. Таким образом логический элемент выполняет функцию И вЂ” НЕ. Для включения элемента необходимо, чтобы на все входы 2 был подан высокий уровень напряжения. При этом

20 многоэмиттерный транзистор 1 переходит в инверсную область, транзисторы 3 и 4 открываются, а транзистор 5 закрыт. На выходе схемы устанавливается низкий уровень напряжения. Таким образом, логический элемент выполняет функцию И вЂ” HE. Как во время, переходного процесса включения логического элемента, так и во включенном состоянии ток через излучающий диод 6 остается мал, а сопротивление фотодиода 7 велико. Поэтому

30 весь эмиттерный ток транзистора 3 течет в ба

Трехзначный логический элемент // 520708

Трехканальное мажоритарное резервированное логическое устройство // 519863

Троичный логический элемент // 516195

Устройство допускового контроля временных интервалов // 513505

Логический элемент // 513503

Устройство согласования ттл с мдп интегральными схемами // 513502

Мажоритарный элемент // 511700

Пороговый логический элемент // 508935

Логический элемент // 505131

Многофункциональное устройство генина а.и. (варианты) // 2106673

Изобретение относится к электроизмерениям, автоматике, импульсной, преобразовательной и др.технике и может быть использовано в качестве многофункционального устройства, например, сравнение фаз или напряжений, или длительностей, или формирователей в интегральном исполнении

Каскадное логическое устройство на кмдп транзисторах // 2132591

Изобретение относится к области вычислительной техники и может быть использовано в сверхбольших интегральных схемах в качестве элементной базы устройств каскадной логики и конвейерной обработки данных, в частности при реализации арифметических и логических устройств

Способ компоновки индивидуально проектируемых логических схем в заказной бис // 2137295

Изобретение относится к конструированию БИС, используемых в вычислительной технике

Возбудитель/приемник двухнаправленной линии передачи // 2142194

Парафазное каскадное логическое устройство на кмдп транзисторах // 2209507

Изобретение относится к цифровой вычислительной технике и может быть использовано в МДП интегральных схемах в качестве устройства логической обработки многоразрядных двоичных данных

Интегральный каскадный логический модуль "яйлеткан" // 2215368

Изобретение относится к вычислительной технике

Устройство для электронного распределения расходов на тепло // 2231120

Магнитные логические элементы // 2231214

Изобретение относится к логическим схемам, реализуемым магнитными квантовыми точками

Способ быстрой автоматической настройки на сигнал и его обработки // 2263394

Изобретение относится к области цифровой и вычислительной техники и может быть использовано при приеме, демодуляции и обработке сигналов с различной структурой по модели сигнала и возможностью быстрой, автоматической настройки на сигнал при повторном выходе на него

Комплементарный микроэлектромеханический инвертор // 2290753

Изобретение относится к микросистемной технике, а именно к инверторам для пассивных логических микросистем