Сдвигающий регистр

 

О П И С А Н И Е п1) 5478з8

ИЗОБРЕТЕН ИЯ

Союз Советских

Социалистических

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву (22) Заявлено 15.06.7 3(21) 1934363/24 с присоединением заявки № (23) Приоритет (43) Опубликовано 25,02.77.Бюллетень № 7 (45) Дата опубликования описания 27.05.77 (51) М. Кл.."

G 11 С 19/00

Государственный комитет

Совета Министров СССР по делам изобретений и открытий (53) УДК 621.374,32 (088.8) (72) Автор изобретения

В. А. Грехнев (71) Заявитель (54) СДВИГАЮЩИЙ РЕГИСТР дежность (11, (2) и (3) .

Изобретение относится к области вычислительной техники и предназначено для хра нения и сдвига информации с возможностью исправления одиночных ошибок типа "сбой .

Известные регистры с коррекцией ошибок имеют невысокое быстродействие, большое количество оборудования, ограниченные логические возможности, а также низкую на10

Наиболее близким техническим решением к изобретеник является сдвигающий регистр, содержащий в каждом разряде коммутационный триггер, триггер памяти и четыре элемента И-НЕ, причем единичный вы15 ход коммутационного триггера соединен с нулевым входом триггера памяти и сс входом первого элемента И-НЕ, выход которого соединен с единичным входом триггера памяти и со входами второго, третьего и

20 четвертого элементов И-НЕ, выходы которых соединены с нулевыми входами коммутационного триггера 14). тком известного устройства явНедостатком ляется низкая над кая надежность вследствие невоз можности обнаружения и исправления ошибок.

11елью изобретения является повышение надежности регистра.

Поставленная цель достигается тем, что регистр содержит в каждом разряде первый и второй дополнительные триггеры памяти, нулевые входы которых сеодинены с единичным выходом коммутационного триггера, а единичные входы соединены с выходом первого элемента И-НЕ, нулевой выход триггера памяти данного разряда соединен со входами второго и третьего элементов И-НЕ последующего разряда, нулевой выход первого дополнительного триггера памяти данного разряда соединен со входами третьего и четвертого элементов И-HE последующего разряда, а нулевой выход второго дополнительного триггера памяти данного разряда соединен со входами второго и четвертого элементов И-HE последующего разряда.

На чертеже показана схема регистра для трех разрядов.

Регистр содержит вторые дополнительные триггеры на элементах И-HE 1 и 2, пер547838 вые дополнительные триггеры на элементах

И-HE 3 и 4, триггеры памяти на элементах

Л-HE 5 и 6, коммутационные триггеры на элементах памяти И-НЕ 7 и 8, первые элементы И HE 9, вторые элементы И-НЕ 10

9 третьи элементы И-HE 11, четвертые элементы И-НЕ 12 для каждого из трех разрядов регистра, шину тактовых импульсов 13.

Схема работает спедук>щим образом.

Пусть в начальный момент времени импульс сдвига, подаваемый на шину 13, отсутствует- равен "логическому нулю „и в первом разряде регистра записана "логическая единица", следовательно на выходах элементов И-НЕ 1, 3 и 5, первэго разрядалогпческий пуль", на выходах элементов

И- IE 10, 11 и 12 второго разряда — "логическая еди1чица", на выходе элемента И-I-IE 8 второго разряда — "погический

// .1упь . Пусть под воздействием помехи один .l3 рпггеров памяти первого разряда из..мени/, свое состояние, например, второй до=ель . 1»; . В этом случае на выходе эпедг м,.11:.. /. -,Е 1 — "пог11ческая единица", а 25 значения сигналов на выходах элементов

И-НЕ 8, 10, 11 и 12 второго разряда нэ изменяются. Аналогично значения сигналов на выходах этих элементов не изменяются при сбое любого другого триггера памяти.

Следовательно с приходом импульса сдвига Г сработает элемент И-НЕ 9 в, втором разряде, На выходе этого элемента появляется сигнал, равный логическому . упю, который устанавливает все тригге=ры 1гамяти BTopoI О разряда в состояние

"единица . I-.àòòëå связей с выхода эпемен—,а И-НЕ 9 па входы элементов И-HE 10, 1 1 и 12 во втором разряде препятств/ет появлению па выходах этих элементов пож- щ ного с игнала в момент, когда тригг е Оы

/ памяти первого разряда изменяют свое состояние. Таким образом, единица переписывается из первого разряда во второй, причем. происходит исправление ошибки. В 45 случае, если в первом разряде регистра записан логический нуль", то на выходах элементов И-НЕ 1, 3 и 5 первого разряда— логическая единица", следовательно, на выходах элементов И-НЕ 10, 11 и 12 вто- 50 рого разряда — "логический нуль", а на выходе И-HE 8 — логическая единица.

Пусть теперь под действием помехи один из триггеров изменил свое состояние, например второй дополнительный триггер пер- 55 вого разряда. В этом случае на вь..ходе элемента И-НЕ 1 логический нуль", следовательно, на выходах И-НЕ 10 и 12 второго разряда — "погическае единица, а на выходе элемента И-HE 11 -"логический нуль" 6О

Значение сигнала на выходе элемента И-HE

8 не изменяется и остается равным "логической единице". Аналогично, значение сигналов на выходе элемента И-НЕ 8 не изменяется при сбое любого другого триггера.

Спедоватепьно, с приходом. импульса сдвига Г срабатывает элемент И-НЕ 7 во втором разряде и на выходе этого элемента появляется сигнал, равный "логическому нулю, который устанавливает все триггеры памяти второго разряда в состояние

// // нуль . Наличие связи с выхода элемента

И-НЕ 7 на вход И-HE 9 запрещает срабатывание последнего, а наличие связи с выхода элемента И-HE 7 на вход элемента

И-НЕ 8 препя 1-твует появлению на выходе элемента И-НЕ 8 ложного сигнала в момечт, .когда триггеры предыдущего разряда изменяют свое состояние. Таким образом, нуль 1 =реписывается из первого разряда во второй, причем происходит исправление ошибки, поскольку в состояние нуль устанавливаются все триггеры второго разряда. Сдвиг информации в остальных разрядах происходит аналогичным. образом, причем одновременно в каждом разряде происходит исправление одиночной ошибки за один тактирую1пий интервал.

Таким Образом, введение дополнительных триггеров, соединенных новым/и связями с элементами регистра, позволяет обнаружиBBTL и исправлять Одиночцу1о Ошибку в каж дом pàçpÿäe регистра за один такт, что позволяет повысить надежность регистра.

8водя еще дополнительные триггеры и дополнительные элементы И-НЕ с организацией вязей, ан ьпогич. -1ОЙ ОписжшОЙ мож Io построить сдвигающий регистр, исправляющий сразу нескопько ошибок в каждом разряде, что важно в связи с растущими требованиями к повышению надежности, достоверности результатов, считываемых с вычислительных устройств.

Формула изобретения

Сдвигающий регистр, содержащий в каждом разряде коммутационный триггер памяти и четыре элемента И-НЕ, причем. единичный выход коммутационного триггера соединен с нулевым входом триггера памяти и со входом. первого элемента И-НЕ, выход которсго соединен с единичным входом триггера памяти и со входами второго, третьего и четвертого элементов И-НЕ, выходы которых соединены с нулевыми входами коммутационного триггера, о т л и ч а ю щ и йс я тем., что, с целью повышения надеж547838

5-Й pL73p8d

7 2 f2

2-й р здн

7 2

7Т

1а

7 g

Составитель В. Грехнев

Техред 7<- Ликович Корректор Н. Ковалева

Редактор О, Стенина

Заказ 648/1 04 Тираж 762 Подписное

ЦНИИПИ Государственного комитета Света Мичистров СССР делам изобретений и открытий

113035, Москва, Ж 35, Раушская наб., д. 4/5

Филиал ППП Патент, г. Ужгород, ул. Проектная, 4 ности регистра, он содержит в. каждом разряде первый и второй дополнительные триггеры памяти, нулев е входы которых соединены с единичным выходом коммутапионного триггера, а единичные входы соединены с выходом первого элемента И-НЕ, нулевой выход триггера памяти данного разряда соединен со входами второго и третьего элементов

И-НЕ последующего разряда, нулевой выход первого дополнительного триггера памяти данного разряда соединен со входами третьего и четвертого элементов И-HE последующего разряда, а нулевой выход второго дополнительного триггера памяти данного разряда соединен со входами второго и четвертого элементов И-НЕ последующего разряд;

Источники информапии, принятые во внимание при экспертизе:

1. Авторское свидетельство СССР № 258736, Chill С 19/00, 1968.

2. Авторское свидетельство СССР

¹ 383048 5 1 1 С 19/00э 197 1

3. Авторское свидетельство СССР

NО 402067, G 1 1 С 19/00, 197 2.

Авторское свидетельство СССР

М 258054, С 11 С 19/00, 1972, (про тотип).