Шифратор для десятичного счетчика

 

О П И С А Н И Е (Ii) 563723

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик (61) Дополнительное к авт. свид-ву (22) Заявлено 07,07.75 (21) 2152554/21 с присоединением заягки ¹ (23) Приоритет (51) М. Кл.- зH 03К 21/18

Государственный комитет

Совета Министров СССР

Опубликовано 30.06.77. Бюллетень ¹ 24 ло делам изобретений (53, УДК 681.373.3 (088.8) и открытий

Дата опубликования описания 25.08.77 (72) Авторы изобретения

С. A. Бирюков и A. В. Филимонов (71) Заявитель (54) Ш ИФРАТОР ДЛЯ ДЕСЯТИ Ч ИОГО СЧ ЕТЧ И 1 А

Изобретение относится к импульсной технике.

Известен шифратор для десятичного счетчика с семисегментным индикатором, содержащий делитель частоты на два и сдвигающий регистр, делящий частоту на пять, дешифратор и шифратор логических элементов (1).

Наиболее близким по технической сущности к предлагаемому является шифратор для десятичного счетчика, содержащий делитель частоты, дешифратор с семисегментным индикатором, три логических двухвходовых элемента И вЂ” НЕ, выходь| которых соединены с верхним и правыми сегментами семисегментного индикатора, а их входы соединены с соответствующими выходами дешифратора, два трехвходовых логических элемента И вЂ” НЕ, выходы которых соединены со средним и нижним сегментами семисегментного индикатора, а входы соединены с соответствующими выходами дешифратора, и два четырехвходовых логических элемента И вЂ” НЕ, выходы которых соединены с левыми сегментами семисегментного индикатора, а входы одного из четырехвходовых логи- еских элементов И вЂ” НЕ соединены с соответствующими выходами дешифратора 2).

Цель изобретения — повышение надежности шифратора.

Это достигзе;-я тем, что в предлагаемый шифратор для десятичного счетчика введен инвертор, вход которого соединен с нижним сегз.ентом семпсегз.ентного индикатора, а выход соединен с одним из входов четырсхвходового логического элемента И вЂ” НЕ, сосдиненного с нпх<пим левым сегментом семисегментного индикатора, причем другие входы,данного четырсхвходоього логического элемента И вЂ” -НЕ соединены с выходамп де10 шифратора, соответствующими чпсламп «3», «5», «9».

I I I чертежс приве (cII3 электрп1)сская схема пр<длагаемого и:пфратора.

Шифратор содсрп<ит делитель 1 частоты, 15 дешифратор 2, llliюратор, состоящий пз двухвходо зых лопьческпх элел ентов И вЂ” HE

3 — 5, трехвходовых лопгческих элементов

И вЂ” НЕ 6,7, четырехвходовых логических элементов И вЂ” НЕ 8, 9, пнвертора 10, семисегментный индикатор 11 с верхним 12, правыми

13, 14, нижними 15, средними 16 и левыми

17, 18, сегментами. C выходов 19 — 27 дешпфратора снимаются соответственно сигналы чисел «О вЂ” 9». Входной сш нал подается

25 на вход 28.

Принцип работы шифратора заключается в следт ющем.

При подаче па вход 28 происходит деление частоты Bxo Iill;l: импульсов, и на выходах дсЗЭ шифратора появляются импульсы, соответст563723 вующие индикации цифр «О», «1», «2», «3», «4», «5», «6», «7», «8», «9».

Поступая на входы логических элементов

3 — 9 шифратора, импульсы гасят соответствующие элементы семисегментного индикатора, образуя необходимые цифры. Если ни на одном из выходов дешифратора нет импульсов, что соответствует индикации цифры «8», горят все элементы индикатора, индицируется цифра «8». Левый нижний сегмент 18 индикатора гасится при появлении на выходс депгифратора сигналов, соответствующих индикации цифр «3», «5», «9», а также при гашении нижнего сегмента 15, который гасится прп появлении на выходе дешифратора сигналов, соответствующих индикации цифр «1», «4», «7». Для управления левым нижним сегментом используется четырехвх ода вый логический элемент 9 и одновходовьш инвертор 10.

Формула изобретения

Шифратор для десятичного счетчика, содержащий делитель частоты, дешифратор с семисегментным индикатором, три логически.; двухвходовых элемента И вЂ” НЕ, выходы которых соединены с верхни.;t п правыми сегментами семисегментного индикатора, а их вхо5

25 ды соединены с соответствующими выходамп дсшифратора, два трехвходовых логических элемента И вЂ” НЕ, выходы которых соединены со средним и нижним сегментами и семисегментного индикатора, а входы соединены с соответствующими выходами дешифратора и два четырехвходовых логических элемента

И вЂ” НЕ, выходы которых соединены с левыми сегментами семисегментного индикатора, а входы одного из которых соединены с соответствующими выходами дешифратора, отличающийся тем, что, с целью повышения надежности, в него введен инвертор, вход которого соединен с нижним сегментом семисегментного ипдикатора, а выход соединен с одним из входов четырехвходового логического элемента И†HE, соединенного с нижним левым сегментом семисегментного индикатора, причем другие входы данного четырехвходового логического элемента И вЂ” НЕ соединены с выходами дешифратора, соответствующими числами «3», «5», «9».

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР _#_ 381172, кл. Н 03 К 23/24, 15.08.72.

2. «Микроэлектроника», вып. 2. 1968, с. 201—

207.