Делитель частоты на 1,5

 

О Il И С А H И Е <11 566з59

ИЗОБРЕТЕНИЙ

Союз Советских

Социалистических

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свил-ву (22} Заявлено16,04.76 (21) 23480751 21 (51) М. Кл.

Н 03 К 23/02 с присоединением заявки №

Государственный комитет

Совета Министров СССР

Ао делам изобретений и открытий (23) Приоритет (43) Опубликовано25.07.77.Бюллетень № 27 (45) Дата опубликования описания 17.О8.77 (53) ДК 621.374,4 (088.8) (72) Автор изобретения

В. А. Грехнев (71) Заявитель (54) ДЕЛИТЕЛЬ ЧАСТОТЫ НА 1,5

Изобретение относится к автоматике и вычислительной технике и может быть использовано в устройствах, где необходимо деление последовательности импульсов на

1,5. 5

Известные устройства содержат триггеры. памяти, коммугапионные триггеры и элементы И-НЕ.

Однако они выполнены на значительном оборудовании и в го же время не позволя- 10 ют делить входную частоту на 1,5.

Известно также устройство, более совершенное, выбирающееся в качестве про-. тотипа и содержащее триггеры памяти, )

«оммутационные триггеры и элементы И-HE.!6

Нулевой выход первого триггера памяти соединен с нулевыми входами первого коммутационного триггера и второго триггера памяти, единичный выход первого коммутационного триггера соединен с нулевым вхо- И дом первого триггера памяти и с единичным входом второго коммутационного триггера, единичный выход которого соединен с единичным входом второго триггера памяти и с первым входом первого элемента 25

И-НЕ, выход которого соединен с единичными входами триггеров памяти и с единичным входом первого коммутационного триггера, единичный выход второго григгера памяти соединен с нулевым входом второго коммутационного триггера и со вторым входом первого элемента И-НЕ, а единичные входы коммутационных триггеров и третий вход первого елею|энга И-HE подключены к входной шине.

Однако известное устройство выполнено на большом «оличесгве оборудования, что существенно снижаег надежность всего ус гройс тв а.

Белью изобретения является повышение надежности работы устройства, Для этого s делителе частоты на 1,5 содержащем коммутационные триггеры, триггеры памяти и элементы И-НЕ, нулевой выход первого триггера памяти соединен с единичным входом второго коммутационного триггера, выход первого элемента И-HE соединеи с нулевым и единичным входами второго коммутационного триггера, а нулевой выход второго коммутационного григге566359 ра g единичный выкод первого коммутацВонного триггера соединены со входами вто рого элемента И-НЕ.

На чертеже представлена структурная электрическая схема делителя частоты на

1,5.

Устройство содержит элементы 1 и 2, 3 и 4 И-НЕ, попарно образующие первый и второй коммутационные триггеры, эле "еН, 5 и 6, 7 и 8 И-НЕ попарно образующие первый и второй триггеры памяти, элементы 9, 10 И-НЕ, входную 11 и выходную 12 шины, Устройство работает следующим образом, В исходном состоянии первый триггер па- )5 мяти находится в единичном состоянии, а второй - в нулевом состоянии. Тактирукьщий сигнал, поступающий на входную шину

11, ртсутствует (равен логическому нулю), при этом на выходах элементов 1, 2, 3, 10, 4, 6 и 7 будет сигнал, равный логической единице, на выходах остальных элементов - сигнал, равный логическому нулю. С приходом первого тактирующего импульса открывается элемент 2 и на его выходе появляется сигнал, равный логическому нулю, который через элемент 9 поступает на выходную шцну 12 и устанавливает первый триггер памяти в нулевое состояние. Наличие связи с выхода элемента 2 на входы элементов 1 и 4 препятствует . появлению на выходах этих элементов сигнала, равного логическому нулю в момент действия тактирующего сигнала. После окончания действия тактирующего импульса подготовленным к открыванию оказывается we, мент 4, поэтому с приходом второго тактирующего имнупьса на его выходе появляется сигнал, равный логическому нулю, который устанавливает второй триггер памяти 4О в единичное состояние. Наличие связей с выхода элемента 4 на входы элементов

3 и.10 препятствует открыванию этих эпе ментов в момент действия тактирующего импульса. После окончания действия тактирующего импульса на выходе элемента 3 появляегся сигнал, равный логическому нулю, который через элемент 9 поступает на выходную шину 12,, Подготовленным к открыванию оказывается элемент 10. С приходом третьего тактирующего импульса на выходе элемента 10 появляется сит.нал, равный логическому нулю, который устанавливает первый гриттер памяти в единичное состоя-

55 йие и закрывает элемент 3, Наличие связей с выхода элемента 10 на входы элементов

2, 4, 8 препятствует появлению на выходах этих элементов сигнала, равного логическому нулю в момент действия тактирующего импульса. При этом сигнал, равный логическому нулю, с выхода элемента 5 усганавлиsacr второй триггер. памяти в нулевое состояние. После окончания действия тактирующего импульса схема возвращается в исходное состояние.

Таким образом, на три входных импульса схема выдает два выходных т.е. происходит деление частоты на 1,5 причем выходные сигналы формируются через равные интервалы времени.

Формула изобретения

Делитель частоты на 1,5, содержащий триггеры цамяти, коммутационные трщтеры и элементы И-НЕ, причем нулевой выход первого трнггера памяти соединен с нулевыми входами первого коммутационного триггера и второго триггера памяти, единичный выход первого коммутационного грит гера соединен с нулевым входом пер вого триггера памяти и с единичным входом второго коммутационного грщтера, еди-, ничный выход которого соединен с единич- . ным входом второго триггера памяти и с первым входом первого элемента И-НЕ, выход которого соединен с единичными входами триггеров памяти и с единичным вхо дом первого коммутационного триггера, единичный выход второго триггера памяти соединен с нулевым входом второго коммутационного триггера и со вторым входом первого элемента И-НЕ, а единичные входы ком мутационных триггеров и третий вход первого элемента И-НЕ подключеньг к входной шине, о г и н ч а ю ш и и с я тем, что, с цепью повышения. надежности работы устройства, нулевой выход первого триггера ° памяти соединен с единичным входом второго коммутационного тригтера, выход первого элемента И-НЕ соединен с нулевым и единичным входами второго коммутационного триггера, а нулевой выход второго коммутационного триггера и единичный вы- l ход первого коммутационного триггера соединены со входами второго элемента И-HE.

866359

Составитель M. Аудринг

Редактор H. Джарагетти Техред О.Луговая Корректор А. Кравченко

Заказ 2514/40 Тираж 1965 Подписное

Ш1ИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4