Делитель частоты импульсов с регулируемым коэффициентом деления

 

Союз Советсних

Социалистических

Реяублин

О Il И С А Н И Е („)в71э1в

И3ОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свнд-ву (22) Заявлено 18.05.76(21) 2361735/21 с присоединением заявки №(23) Приоритет (43) Опубликовано05.09.77.Бюллетень № 33 (45) Дата опубликования описания 17.10.77

z (5I3 М. Кл.

Н 03 К 23/02

Государственный квинтет

Совета Мнннстров СССР оо делам нтобретеннй н открытнй (53) УДК621.375.. 3 (088. 8) (723 Автор изобретения

В. 3. Штейнберг (71) Заявитель (54) ДЕЛИТЕЛЪ ЧАСТОТЫ ИМПУЛЪСОВ С РЕГУЛИРУЕМЫМ

КОЭФФИБИЕНТОМ ДЕЛЕНИЯ

Изобретение относится к импульсной тех нике.

Известен делитель частоты с регулируе мым коэффициентом деления, содержаший реверсивный счетчик с +1 счетными ячейками, соединенными друг с другом через вентильные ячейки. Оба выхода каждой ячей- ки кроме последней соединены с переключающим устройством, параллельные входы которого соединены с основными или дополннтель-О ным входами каждой ячейки. В состав выходного блока вводят логические элементы

НЕИ и НЕ-ИЛИ (11.

Данный делитель сложен.

Наиболее близок к предлагаемому делитель, содержаший два умножителя частоты импульсов, каждый из которых состоит из последовательно соединенных триггеров и потенциально-импульсных ключей, один вход каждого из которых соединен с выходом то соответствующего триггера умножителя, вторые входы подключены к источникам сигна ла установки делителя и делимого коэффициента деления, а выходы объединены, причем выходы ключей первого умножителя частотыд

2 импульсов соединены с первым входом логического элемента Запрет, второй вход ко» торого соединяется с источником входного сигнала f2).

Недостаток данного делителя - невозмож ность управления сигналами в двоично-десятичном коде.

Цель изобретения - управление делителем сигналами в двоично-десятичном коде - дос» тигается тем, что в делитель частоты, со держаший два умножителя частоты импульсов, каждый из которых состоит из последователь» но соединенных триггеров и потенциально импульсных ключей, один вход каждого из которых соединен с выходом соответствую шего триггера умножителя, вторые входы подключены к зажимам источников сигнала установки делителя и делимого коэффициента деления, а выходы обьединены, причем выходы ключей первого умножителя частоты импульсов соединены с первым ищдом логического элемента Запрет, второй вход которого соединяется с источником входного сигнала, введены два импульсных сумматора и четыре дополнительных потенциально-им571915

3 л:"льснггх ключа, причем импульсные сумма;оры вклмчены между выходом логического злемеггта "Запрет" и входами умножит лей

*-.-*:.т..т . г мнульсов, первые входы двух дополнительных ключей соединены с выходами второго и третьего триггеров первого умно, ителя .астоты, а их выходы соединены

: ежду собой и подключены к выходу управ ления первого импульсного сумматора, пер-, вые входы третьего и четвертого доцолнительныхЭ ключей соединены с выходами второго и третьего триггеров второго умножителя частоты, а их выходы соединены между собой и под ключены ко входу управления второго им пульсного сумматоре; вторые входы всех 15 дополнительных ключей соединены зажимом с источником управляющего сигнала.

Структурная электрическая схема, делите» ля приведена на чертеже.

Делитель содержит двоичный умножитель 20

1, состоящий из трггггеров 25 и потенци ально-импульсных ключей 6-9, на входы

10-13 которого подаются сигналы числите. ля коэффициента деления, двоичный умножитель 14, состоящий из триггеров 15-18 и импульснопотенциальных ключей 19-22, на входы 23-26 которых подается сигнал зна менателя коэффициента деления; логический элемент Запрет" 27, дополнительные потенциально-импульсные ключи 28-31, импульо- ® ные сумматоры 32, 33. На вход 34 подается входной сигнал, на вход 35 - управлякхций сигнал, выходной сигнал подается на выход 36. Источники питания и сигналов на схеме не показаны.

Принцип работы делителя заключается в сле дукицем.

При подаче на входй 10-13 и 23 26 двоичных кодов чггслителя Р и знаменателя

g коэффициентов деления на входе 35 необходимо установить нулевой сигнал; тогда ключи 28-31 бугут заблокированы и усг ройство реализует коэффициент деления

К " Р/Ц, числа Р и g,которого заданы дво ичными кодами, 45

Если числа Р и Ц заданы двоично-десятичными кодами,на вход 35 подается лесятичный сигнал, разрешающий поступление импульсов с выходов ключей 28-31 на импульсные сумматоры 32 и 33.

Рассмотрим работу двоичного умножителя (чапример 2) для случая, когда на входе

35 установлен единичный сигнал.

При поступлении на сумматор 33 десяти импульсов на триггер 15 поступает 16

55 импульсов. За одно ггерполнение счетчика, образованного триггерами 1518, на выход

4 ключей 19-22 поступает число импульсов, определяемое кодом числа Д, установленным на входах 23-26. Например, при Я =10 устанавливается код 0101, и на выход проходят 10 импульсов, Устройство обладает более широкими функциональными возможностями и позволяет устанавливать коэффициенты делении, за данные как двоичньгм, так и двоично-десятичным кодами.

Формула изобретения

Делитель частоты импульсов с регулируемым коэффициентом деления, содержащий два умножителя частоты импульсов, каждый иэ которых состоит из последовательно соединенных триггеров и потенциально-импульсных ключей, один вход каждого из которых соединен с выходом соответствующего триггера умножителя, вторые входы подключены к зажимам источников сигнала установки делителя и делимого коэффициента деления, а выходы объединены, причем выходы, ключей первого умножителя честоты импульсов сое» динены с первым входом логического элемента Запрет", второй вход которого соединяется с источником входного сигнала, о тл и ч а ю ш и и с я тем, что, с целью управления делителем сигналами в двоично-десятичном коде, в него введены два импульсных сумматора и четыре дополнительных потенциально-импульсных ключа, причем импульсные сумматоры включены между выходом логического элемента "Запрет и входами умножителей частоты. импульсов, первые входы двух дополнительных ключей соединены с выходами второго и третьего триггеров первого умножителя частоты, а их выходы соединены между собой и подключены к выходу управления первого импульсного сумматора, первые входы третьего и четвертого дополнительных ключей соединены с выходами второго и третьего треггеров второго умножителя частоты, а их выходы соединены между собой и подключены ко входу управления второго импульсного сумматора, при этом вторые входы дополнительных ключей соединены с зажимом источника управляющего сигнала, Источники информации, принятые во вни мание при экспертизе:

1. Патент ФРГ ¹ 1269656, 21 а 36/22, от 19.12.68.

2. Авторское свидетельство ¹ 316198, Н 03 К 23/02. 17.04.68.

571915

Составитель А, Артюх

Редактор Т,Федотов ТехредА.ЙемьиноваКорректор А, Лакида

Заказ 3287/40 Тираж 1065 Подписное

11НИИПИ Государственного комитета Совета Министров СССР по делем изобретений и открытий

) 3035, Москва, Ж-35, Раушсхая наб., и. 4/5

Филиал ППП Патент, r, Ужгород, ул. Проектная, 4