Устройство для выполнения операции потенциирования с плавающей запятой

 

ь

57278О

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик

l (61) Дополнительное к авт. св1!д-ву (22) Заявлено 09.06.75 (21) 2142586j24 с прпсосдпе!синс м заявки ¹ (23) Приоритет

Опубликовано 15.09.77. Бюллетень ЛЬ 34

51) М Кл г G 06F 5/02

Государственный комитет

Совета Министров СССР по делам изобретений н открытий (53) УДК 681.325.5 (088.8) Дата Опубликования описания 28.09.77 (72) Авторы изобретения (71) Заявитель

В. Д. Байков и В. В. Пикулин

Ленинградский ордена Ленина электротехнический институг им. В, И. Ульянова (Ленина) (54) УСТРОЙСТВО ДЛЯ ВЬ1ПОЛНЕНИЯ ОПЕРАЦИИ

ПОТЕНЦИРОВАНИЯ С ПЛАВАЮЩЕЙ ЗАПЯТОЙ

Изобретение относ!!тся к области вычислительной техники и может быть использовано и ЦВМ, работающих в позиционной системе счисления с плавающей запятой.

Известно устройство для выполнения операции потспцированпя, содержащее триггер знака аргумента, постоянный запоминающий блок, счетчик адреса, сумматор аргумента и сумматор результата, дополнительный ре-истр сдвига и основной регистр сдвига, ре;истр артумента и регистр результата (1).

К недостаткам такого устройства относятся узкий диапазон изменения аргумента, высокая погрешность, оольшие затраты оборудования, а так. кс то, что ар! 1!снт нс моя(ет Оыть Отр1! цательной величиной.

Наиболее близким к данному изобретению является устройство для потенцирования, содержащее триггер знака аргумента, счетчик адреса, сумматор ар-.умснта и сумматор результата, постоянный запоминающий блок, дополнительный регистр сдвига и основной рсгистр сдвига, ретпстр аргумечта и регистр результата, выход которого соединен с первым входом сумматора рсзультата, выходом устройства и входом основного регистра сдвига, выход которого соединен со вторым входом сумматора результата, выход которо!го соединен со входом регистра результата, второй вход которого соединен с шиной ввода исходного числа, выход регистра аргумента соеди,нен с первым входом сумматора аргумента и входом дополнительного регистра сдвига, выход которого соединен со входом регистра аргумента и со вторым входом сумматора аргу5 мента, выход которого соединен со входом рси!стра аргумента, второй вход которого сосдппсп с шиной ввода аргумента и с входом тргп гера знака аргумента, выход которого сосдпнсп с дополшпельными в. одами сумматора

10 аргумента и сумматора результата, а также с первым входом постоянного запомш1ающего блока, второй вход которого соединен с выходом счетчика адреса, а выход соединен со в орым входом сумматора аргумента (2).

15 Недостатками такого устройства являются возмогкность оперирования только с числами с фиксированной запятой (— 1(х(+1) и низкая точность вычислений, большой объем запоминающего блока и недостаточное быст20 родействие.

Целью изобретения является повышение точности, упрощение и увеличение быстродействия устройства.

25 Это достигается òåì, что в предлагаемое устройство введены триггер знака порядка аргумента, регистр порядка аргумента и регистр порядка результата, вход которого соединен со вторь|м выходом дополнительного

ЗО регистра сдвита, регистр порядка аргумента соединен своим первым выходом со входом

572780

10 счетчика адреса, а вторым выходом — со .входом трипгера знака порядка аргумента, второй вход KOTopolI соединен с шннои ввода аргумента.

На чертеже показано предлагаемое устройство.

Устройство содер кит регистр аргумента 1, регистр результата 2, основной регистр сдвиir a 3, дополнительный регистр сдвига 4, сумматор аргумента 5, сумматор результата б, триггер знака аргумента 7, постоянный запоминающий блок 8, счетчик адреса 9, регистр порядка аргумента 10, регистр порядка результата 11, триггер знака порядка аргумента 12, шину ввода знака порядка аргумента 13, шину ввода аргумента 14, шину ввода исходното числа 15, выходную шину 16.

Устройство работает следующим образом.

В начале выполнения операции в регистр аргумента 1, регистр порядка аргумента 10, в триггер знака аргумента 7 и триггер знака порядка аргумента 12 заносится аргумент Х в форме с плавающей запятой по шинам 13 и

14. В зависимости от содержимого триггера знака порядка аргумента 12 формнрустся порядок функции в регистре порядка результата 11.

При положительном значении в триггере 12 порядок результата равен целой части аргумента Х. Для этого аргумент передается вначале из регистра 4, а затем содер>кимое старших разрядов аргумента из регистра 4 в регистр 11. В случае, если значение в тритгере

12 отрицательно, то целая часть аргумента равна нулю, регистр 2 остается в нулевом состоянии, а в счетчик 9 передается содер>кимос регистра 10.

Затем в регистр 2 заносится число 0,5 по шине 15, а в регистр 1 из регистра 4 передается сдвинутое значение аргумента. На каждом шаге итерационного процесса производится выборка очередной константы log>(1+2 — ) или

log (l — 2 ) из блока 8 в соответствии с содержанием счетчика 9 — i и со знаком триггера 7 — g;, сложением ее с текущим значением регистра 1 в сумматоре 5, и одновременно с этим в сумматоре б в зависимости от содержимого триггера 7 выполняется сложение или вычитание регистра 2 со сдвинутым значением из регистра 3. После того, как содержимое счетчика 9 станет больше n/2 вместо констант

log2 (1+-2 — ) используются величины +-2 — в соответствии с 1, которые образуются сдвигом вправо в регистр 4. B конце операции ее результат выводится по шине 16.

Таким образом, предлагаемое устройство увеличивает точность вычислений за счет значительного расширения диапазона чисел, упрощает устройство за счет сокращения в два раза требуемого числа констант и увеличивает быстродействие за счет сокращения числа итераций.

Увеличение точности работы устройства достигается за счет расширения диапазона чисел.

Зо

5 .>

Использование в работе соотношения в вп де

Ipo (1 2 — ) - +2 — при i) n 2 позволяет хранить .в постоянном запоминающем блоке константы вида!о (1+

+2 ) и log>(1 — 2 — ) только для i от 1 до и/2, т. е. всего и констант, вместо 2 п констант.

Увеличение быстродействия достигается за счет того, что начальный номер итерации зависит от величины порядка аргумента. В прототипе количество итераций нс зависит от аргумента.

Формула изобретения

Устройство для выполнения операции потенцирования с плавающей запятой, содержащее тритгер знака аргумента, постоянный запоминающий блок, счетчик адреса, сумматор аргумента и сумматор результата, дополнительный регистр сдвига и основной регистр сдвига, регистр аргумента и регистр результата, выход которого соединен с первым входом сумматора результата, выходом устройства и входом основного регистра сдвига, выход которого соединен со вторым входом сумматора результата, выход которого соединен сс входом регистра результата, второй вход которого соединен с шиной ввода исходного числа, выход регистра аргумента соединен с первым входом сумматора аргумента и входом дополнительного регистра сдвига, выход которого соединен со входом регистра аргумента и со вторым входом сумматора аргумента, вы ход которото соединен со входом регистра ар гумента, второй вход которого соединен с шиной ввода аргумента и с входом триггера знака аргумента, выход которого соединен с дополнительными входами сумматора аргумента и сумматора результата, а также с первым входом постоянного запоминающего блока, второй вход которого соединен с выходом счетчика адреса, а выход соединен со входом сумматора аргумента, о т л и ч а ю щ е е с я тем, что, с целью повышения точности, упрощения и увеличения быстродействия устройства, в него введены тритгер знака порядка аргумента, регистр порядка аргумента и регистр порядка результата, вход которото соединен со вторым выходом дополнительного регистра сдвига, регистр порядка артумента соединен своим первым выходом со входом счетчика адреса, а вторым выходом — со входом триггера знака порядка аргумента, второй вход которо)го соедине с шиной ввода аргумента.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР № 365703, кл. G 06F 5/02, 1968.

2. Оранский А. М., Рейхенберг А. Л., Шевчен.ко P. A. Быстродействующий итерационный метод логарифмирования и потенцирования, Вестник Белорусского Государственного университета им. В, И. Ленина, сер, I, № 1, 1972 с, 24 — 30.

572780

Составитель В. Кривего

Техред М, Семенов Корректор Л. Деннскнна

Редактор Н. Каменская

Заказ 2092/!

Поди иск ос

Типография, ир. Сапунова, 2

Изд. № 745 Тираж 818

11ПО Государственного комитета Совета Министров СССР ио делам изобретений и открытий

113035, Москва, К-35, Раугиская иаб., д. 4/5