Частотно-импульсное множительноделительное устройство

 

1, 5747l7

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик (61) Дополнительное к авт. свид-ву (22) Заявлено 20.01.76 (21) 2317128/18-24 с присоединением заявки № (23) Приоритет (43) Опубликовано 30.09.77, Бюллетень ¹ 36 (45) Дата опубликования описания 20.10.77 (51) М. Кл.- "G 06F 7/52

Государственный комитет

Совета Министров СССР ло делам изобретений н открытий (53) УДК 681.335.8 (088.8) (72) Авторы изобретения

А. П. Андреев, В. Н. Родионов и М. А. Федоров

Куйбышевский ордена Трудового Красного Знамени авиационный институт им. академика С. П. Королева (71) Заявитель (54) ЧАСТОТНО-ИМПУЛЬСНОЕ МНОЖИТЕЛЬН

ДЕЛИТЕЛЬНОЕ УСТРОЙСТВО

Изобретение относится к вычислительной технике и может быть использовано в специализированных вычислительных устройствах и измерительных приборах в качестве автономного математического узла или в сочетании с частотно-импульсными моделями.

Известны частотно-импульсные множительно-делительные устройства, содержащие счетчики импульсов, логические элементы.

Такие устройства сложны и, следовательно, имеют низкую надежность, ограниченный динамический диапазон изменения частот.

Известно также близкое по техническому решению к изобретению устройство, содержащее два триггера памяти, триггер знака, элементы И вЂ” HE, ИЛИ, входной триггер, единичный вход которого соединен с первым входом устройства, единичный выход — с первыми входами первого и второго элементов И вЂ” HE, а нулевой выход — с первыми входами третьего и четвертого элементов И—

НЕ, единичный выход триггера знака подключен к первому входу пятого элемента И—

НЕ, второй и третий входы которого соединены соответственно с третьим входом устройства и единичным входом триггера знака.

Недостатком известного устройства является ограниченный частотный диапазон.

Цель изобретения — расширение частотного диапазона устройства.

Это достигается тем, что первый вход устройства соединен с вторыми входами первого и третьего элементов И вЂ” HE, второй вход устройства — с вторымп входами второго и чст5 вертого элементов И вЂ” НЕ н нулевым входoM входного триггера, нулсвыс входы первого и второго триггеров памяти соединены соответственно с выходами первого ц второго элементов И вЂ” 1-1Е, сдинпчныс входы псрвого ц второго

10 триггеров памяти — соответствснно с выходамп третьего и второго элементов И вЂ” НЕ, единичные выходы псрвого и второго триггеров памяти подключены соответствснно к единичному и нулевому входу триггера знака, нуле15 вой вход которого соединен с третьим входом шсстого элемента И вЂ” НЕ, первым и вторым входами связанного cooTBc Tñòâñíío с нулевым выходом триггера знака и третьим входом устройства, а выход шсстого элемента

20 И вЂ” НЕ подключен к первому входу элемента

ИЛИ и первому pûходу устройства, выход пятого элемента И вЂ” НЕ к второму входу элемента ИЛИ и второму выходу устройства.

На чертеже представлена принципиальная

25 схема устройства, Устройство содержит входной триггер 1, элементы И вЂ” НЕ 2 — 5, триггеры 6, 7 памяти, триггер 8 знака, элементы И вЂ” НЕ 9, 10, элемент ИЛИ 11.

ЗО Работает устройство следующим образом.!

)74717

1

Г2/

35 (т, т ) =

45 (2) 50

3

На первый вход устройства поступают импульсы частоты F,, на второй — Р,, на третий — F3.

Рассмотрим работу устройства для характерных случаев, определяемых соотношениями Входных частот FI и Р2.

Р2)2РЬ Допустим, в исходный момент времени входной триггер 1 и триггер 7 памяти находятся в нулевом состоянии. Каждый входной импульс частоты FI устанавливает входной триггер 1 в единичное состояние, при котором с его единичного выхода на первые входы элементов И вЂ” НЕ 2, 3 подастся разрешающий потенциал. Поэтому первый после прихода разрешающего потенциала с входного триггера 1 импульс частоты F2 проходит через открытый элемент И вЂ” НЕ 3 и переводит триггер 7 памяти в единичное состояние. При этом на элемент И вЂ” НЕ 10 поступает разрешающий потенциал и открывает его, импульсы частоты F> начинают проходить через элемент ИЛИ 11 на выход устройства. Триггер знака 8 устанавливается в единичное состояние сигналом перехода из единичного состояния в нулевое с выхода триггера 6 памяти н в нулевое состояние сигналом перехода из единичного состояния в нулевое с сдинп шого выхода триггера 7 памяти. Задним фронтом первого импульса частоты F2 входной триггер 1 занимает пулевое состояние, при котором с его нулевого выхода, на вторые входы элементов И вЂ” НЕ 4, 5 подается разрешающий потенциал. Поэтому второй импульс частоты

Г2 проходит через открытый элемент И вЂ” НЕ

5 и устанавливает триггер 7 памяти в нулевое состояние, после чего элемент И вЂ” НЕ закрывается и импульсы частоты F> не проходят на выход устройства. Таким образом, элемент И вЂ” HE 10 открывается только на время периода настоты F> после прихода каждого импульса частоты Р,. В течение этого периода на выход устройства проходят импульсы частоты Р,, число которых равно

n= —. Пачки этих импульсов слсдуют с ча 3

F2 стотой Fj. Поэтому количество импульсов в единицу времени (или средняя частота импульсов на выходе устройства) разно

Р Р 1. з (1)

F2

Аналогично рассмотренному случаю работает вторая половина схемы: для случая

F3)2Ð2 из двух пришедших подряд импульсов частоты FI первый проходит через открытый элемент И вЂ” НЕ 4 и устанавливает триггер 6 памяти в единичное состояние, при котором открывается элемент И вЂ” НЕ 9, и импульсы частоты F3 поступают на выход устройства. Второй импульс подается через открытый элемент И вЂ” НЕ 2 и переводит триггер 6 памяти в нулевое состояние, при котором элемент И вЂ” НЕ 9 закрывается и импульсы частоты F3 не проходят на вnIêод, ст4 ройства. В этом случае выходная частота на выходе устройства определяется выражением

F, F, = 2 3

F, Рассмотрим второй случай. F<(F2(2FI.

Отличие этого случая от изложенного заключастся в том, что после прихода первого импульса частоты F импульс частоты F< может прийти раньше, чем второй импульс частоть1

F2. Поступив на единичный вход входного триггера 1, он устанавливает его вновь в единичное состояние, при котором элемент И—

НЕ 5 закрывается, а э смент И вЂ” НЕ 3 вновь открывается и поэтому второй импульс частоты F2 проходит черсз элемент И вЂ” НЕ 3, а не элемент И вЂ” НЕ 5, как в первом случае, и только подтверждает единичное состояние триггера 7 памяти. Если теперь импульс:iaстоты Р, снова появляется раньше времени, чем очередной импульс частоты, то рассмотренная картина повторяется. Триггер 6 памяти, который все это время находится в единичном состоянии, возвращается В нсходнос лишь после поступления двух подряд нмпульсОВ частоты Г2.

Таким образом, элемент И вЂ” HE 10 в этом случае закрывается только на время периода частоты F2 после прихода двух подряд импульсов частоты Г2. Импульсы частоты Г число которых а=(т — T2) F3 (12 Fl проходят на выход устройст"а только в теч ние времени

Пачки этих импульсов следуют с различной частотой, поэтому количество импульсов в единицу времени (или средняя частота импульсов на выходе устройства) равно

F,= (F,— Р) =( F2 — Г, F,i

y(F,— F) Р,= " . 3

Аналогично для случая Р2<Р <2Р2 работает вторая половина схемы. Переход из единичного в нулевое состояние триггеров 6 и 7 происходит только в случае превышения соответствующей каждому из них входной частоты над другой, В зависимости от знака разности частот F2 и F2 триггер 8 открывает элемент И вЂ” НЕ 9 или 10. При Р,)Р2 всегда открыт элемент И вЂ” НЕ 9, при F2)F> элемент И вЂ” НЕ 10.

Возможное совпадение импульсов входных частот может быть легко устранено с помощью известных методов.

Таким образом, из соотношений (1) и (2) следует, что предлагаемое устройство реализует множительно-делительную операцию над частотно-импульсными сигналами F, F, F .

571717

Использование только четырех триггеров с раздельными входами, семи элементов И-НЕ, исключение многоразрядных делителей частоты, восстановление исходного состояния входного триггера после прихода первого импульса другого канала позволяет расширить динамический диапазон устройства для случаев Fi / и Г Fz.

Фоп мула изобретения

Частотно-импульсное множительно-делитсльное устройство, содержащее два триггера памяти, триггер знака, элементы И вЂ” НЕ, ИЛИ, входной триггер, единичный вход которого соединен с первым входом устройства, едини шый выход соединен с первыми входами первого и второго элементов И вЂ” НЕ, а нулевой выход — с первыми входами третьего и четвертого элементов И вЂ” НЕ, единичный выход триггера знака соединен с первым входом пятого элемента И вЂ” НЕ, второй и третий входы которого соединены соответственна с третьим входом устройства и единичным входом триггера знака, от I и ч à ющи и ся тем, то, с целью расширения частотного диапазона устройства, первый вход устройства соединен с вторыми входами первого и третьего элементов И вЂ” НЕ, второй вход устройстьа соединен с вторыми входами второго и четвертого элементов И вЂ” НЕ и нулевым входом

«.«о;.ного триггера, нулевые входы первого и второго триггеров памяти соединены соответственно с выходами первого и второго элсментов И вЂ” НЕ, единичные входы первого и втсрого триггеров памяти соединены соответственно с выходами третьего и второго элементов И вЂ” НЕ, единичные выходы первого и второго триггеров памяти соединены со15 ответственно с единичным и нулевым входом тр :пера знака, нулевой вход которого соединен с третьим входом шестого элcìента И—

1- Е, первый и второй входы которого соединены соответственно с нулевым выходом триг20 гера знака и третьим входом устройства, а выход шестого элемента И вЂ” HE соединен с первым входом элемента ИЛИ и первым выходом устройства, выход пятого элемента

И вЂ” НЕ соединен с вторым входом элемента

25 ИЛИ и вторым «ыходом устройства,