Устройство для выполнения быстрого преобразования фурье

 

Союз Советских

Социалистиивских

Республик (i >) 598085 (61) Дополнительное к авт. свил-ву(22} Заявлено 04.01.76 (21) 2308208/18-24 (51) М. Кл.

506 7 15/34 с присоединением заявки № (23) Приоритет—

Гасударатвемиый каматат

Сааата Мимкатраа ИСР аа делам кзабретаиий а аткрмтий (43) Опубликовано 15.03.у8. Бюллетень №1 (45) Дата опубликования описании 22.02.78 (Я) УДК 681.325. (088.8 ) Ю К, Абашин, Ф. М, Блохин, С, Д; Лосев, И. Б»- Петяшин и Н А. Сновальщиков (72) Авторы изобретения (71) Заявитель (54) УСТРОЙСТВО ДЛЯ ВЫПОЛНЕНИЯ

БЫСТРОГО ПРЕОБРАЗОВАНИЯ ФУРЬЕ

Устройство относится к вычислительной технике и может быть использовано в устройствах вычисления спектра по алгоритму быстрого атреобразования Фурье.

Известно устройство для выполнения бы строго реобразованйя Фурье 11).

Однако данное устройство содержит большое количество оборудования.

Наиболее близким к данному изобретению техническим решением является специализированное арифметическое устройство для операций с комплексными числами, содер-. жащее четыре входных регистра, входы которых являются входамн устройствами блок умножения, сумматор, блок управленйяР первым выходом соединенный с управляющими входами блока умножения и сумматора (2).

Недостатком данного устройства является большое количество оборудования, так как для выполнения каждой арифметической операции оно содержит, отдельный блок, Цель изобретения - сокращение оборудования устройства.

Это достигается тем, что предлагаемое устройство содержит два регистра комплекспой весовой функции, коммутатор сомножителей, четыре регистра произведений, коммутатор слагаемых, два регистра слагаемых, информационные выходы двух входных регистров и регистров комплексной весовой функции соединены с информационнымн входами коммутатора сомножителей, управляющий вход которого соединен со вторым выходом блока управления, а информационный выход— с информационным входом блока умножения, информационный выход блока.,умножения соединен с входами регистров произведений, выходами соединенных с первыми четырьмя, информационными входами коммутатора слагаемых, информационный выход которого соединен с информационным входом сумматора, а у-правляющий вход — с третьим выходом блока управления, выход сумматора соединен с выходом устройства и с входами

° 4 регистров слагаемых, выходы которых соединены с пятым и шестым информационными входами коммутатора слагаемых, входы регистров комплексной весовойфункцин являются входами устройства, выходы двух других входных регистров соединены соответствен598085 но с седьмым и восьмым информационными входами коммутатора слагаемых, На чертеже представлена блок-схема описываемого устройства, которое. содержит входные регистры 1-4, регистры 5,6 комплексной весовой функции, коммутатор сомножителей 7, блок унравлвния 8, блок умножения 9, регистры произведений 10-13, коммутатор слагаемых 14, сумматор 15, регистры суммы 16, 17.

Арифметическое устройство выполняет следующие операции:

Re А;, ()(в С(+()(вА.%вС;-RmA; RmR,)1, ))

1m A („ . (R m R(+ (RR A (Эт С (Л т А "RR C; ));

1вМ 1 1" А1 ©С1 А1 ((ЛС ътв...-(lmR;-(RRA,, RmG +сто, вес,)1, 20 в гдв А - - первое комплексное micao, В - второе* комплексное(число, С1 - комплексная aecoaas функции.

По входам 18-23 а регистр ры 1 6 записываются исходные данные МВ А;,„Дьем,А,, 25

Мв С,, Dred С Коммутатор произведений 7 нанравпяет на блок уъ оженин 9 входные данные для получения произведений

%®А ФВС-, Зп(А ° Зв Cp RaА "Зп((с;, @С Полученные произведения записываются в регистры. произведе ний 10, 11,. 2, 13. Образование этйх произведений Ьсуществлявтся в течении четырех тактов работы устройства, В третьем такте работы устройства коммутатор слагаемых 14 подает на сумматор 15 произведвнии Йа К -(%6С1, Эп) А1 ба@; . из регистров произведений 10, 11 дли образовании промежуточной суммы (((й А - ЯВС + (ЗМА1в 4m С; ), которая записывается в регистр суммы 16.. -B,чжзертоь3 такте работы устройства образуется. первый, конечный рвзуль Фят k6 A. -. ° который подается на, выход 24. Такйм образом, а течение треть(е го и четвертого тактовработы устройства

5 блок умножения 9 и сумматор(15 работают одновременно. В течение пятого, . швстого, седьмого и восьмого тактов работй. устройся ва работает один сумматор 15 В течение пятого, такта образуется вторая промежуточная сумьй (.Ма,А Qmh„. + Дю A„-Нее;), которая записывавчея в регистр суммы 17, В течение шестого, седьмого и восьмого тактов на выходе:24 получаются следующие

55 конечные результаты 3ю А „-+)(,Яр 3 -„д,) в

)()Â . Тактовые импульсы для обеспечения (° в (. работы устройства выдает блок управления 8.

Таким образом, предлагаемое устройство по сравнению с известными позволяет сократить количество оборудования, так как в данном устройстве использован один блок умножения и один сумматор.

Формула изобретения

Устройство(для выполнения быстрого преобразования Фурье, содержащее четыре входных регистра, входы которых явшпотся входами устройства, блок умножения, сумматор, блок управления, первым выходом совдп еннй с упрщи вх дами бло умножения .и сумматора,.о т л и ч а е с я тем, что, с целью сокращения оборудо ванин, устройство содержит два регистра комплексной весовой функции, коммутатор сомножителей, четыре регистра произведе ний, коммутатор слагаемых, два регистра слагаемых, информационные выходы двух входных регистров и регистров комплеж)ной весовой ф икции соединены с информационным входами коммутатора сомножителей, управляющий вход которого соединен со вторым выходом блока управления, а информацион-. ный.выход - с информационным входом блока умножения, информационный выход блока умножения соединен с входами регистров произведений, выходами соединенных с перными четырьмя информационными входами коммутатора слагаемых, информационный выход которого соединен с информапионным входом сумматора, а управляющий входс третьим выходом блока управления, выход сумматора соединен с выходом устройства и с входами регистров слагаемых, выходы которых соединены с пятым и шес-. тым информационными входами коммутатора слагаемых, входы регистров комплексной весовой функции являются входами устройства, выходы двух других входйых регистров соединены соответственно с седьмым и восьмым информационными входами коммутатора слагаемых.

С

Источники информации, принятые во внимание при экспертизе А

1, Патент США Ж 3.800.130,кл.G06, F 7/48, 1974.

2. Авторское свидетельство СССР

No 399859, кл. G 06 F 7/38, 1971 °

598085

Составитель В. Евстигнеев

Редактор С. Хейфиц . Текред Э, Чужик Корректор С. Гаресиняк

Заказ 1238/41 Тираж 82Д Подписное

UHHHllH Государственного комитета Совета Министров СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП Патент,г. Ужгород, ул., Проектная, 4