Интерполятор синус-косинусного сигнала

 

О П И,с А Н И Е

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советскнн

Соцналнстннескнн

Респубянк (») б (61) Дополнительное к авт. свид-ву— (51) M. Кл.

Я 06 Ст 7/30 (22) Заявлено 020276 (21) 2322749/18-24 с присоединеииеке заявки М (23) Приоритет (43) Онубликовано050678. Бтоллетень,36 21

Государстеенный комитет

Совета етнннстроа СССР . оо делам изооретенкй и открытий (53) УДК 681.335 (088 . 8) (45) Дата опубликования описания 110578 (72) вторы изобретения В . и . прицкер, В . Д . сверд иченко и В . с . Убе (71) Заявитель (54) HHTEPIIOJIIITOP СИНУС-КОСИНУСНОГО СИГНАЛА

Изобретение относится к области измерительной и вычислительной техники и может быть использовано в линейноугловых измерениях для определения дробных долей порядка интерференции или муаровой картины, для измерения сдвига фазы сигнала относительно фиксированных координат.

Интерполяторы синус-косинусного сигнала известны. Одно из известных Ip устройств содержит резистивный фазовращатель, набор компараторов, подключенных к его узлам, логическую схе-. му, соединенную с выходами нуль-органов, реверсивный счетчик, схему переноса и схему индикации $1) .

Его недостатком является неоправданно большое число нуль-органов, пропорциональное числу дискретов обрабатываемого сигнала. ЯО

Наиболее близким по технической сущности к изобретению является интерполятор синус-косинусного сигнала,содержащий фаэовращатель с последовательным соединением резисторов, комму- 25 татор, входы которого соединены с со. ответствующими выводами фаэовращателя, а, управляющие входы — c соответствующими выходами дешифратора, первый компаратор, вход которого подклю-. 30 чен к выходу коммутатора, реверсивный счетчик дробных долей, подключенный к нему входами реверсивный счетчик целых периодов сигнала и генератор тактовых импульсов j2) . Выход последнего соединен с первыми входами двух элементов И, вторые входы которых соединены с соответствующими выходами первого компаратора. Выходы реверсивного счетчика долей подключены к соответ-. ствующим входам дешифратора.

Этот интерполятор проще предложенного, но он имеет низкое быстродействие, которое ограничено предельной скоростью переключения элементов.

Целью изобретения является повышение быстродействия.

Эта цель достигается тем, что предложенный интерполятор дополнительно содержит второй компаратор, подключенный к крайнему выводу фаэовращателя, аналого-цифровой преобразователь ()(ЦП) входы которого связаны с выходом второго компаратора и с вторым выходом первого компаратора, блок управления, вход которого объединен с входом второго компаратора, и распределитель импульсов, первый вход сложения которого подключен к выходу первого элемента H. Первый вход вычитания рас610131 пределителя импульсов подключен к вы. ходу второго элемента И, второй вход сложения и второй вход вычитания подключены к соответствующим выходам АЦП.

Первый управляющий вход распределите5 ля импульсов подключен к первому выходу первого компаратора, второй управляющий вход — к выходу блока управления, остальные управляющие входы связаны с соответствующими выходами всех разрядов реверсивного счетчика дробных долей. Выходы сложения и вычитания распределителя импульсов соединены с соответствующими входами реверсивного счетчика дробных долей и реверсивного счетчика целых периодов сигнала.

Распределитель испульсов снабжен дополнительной группой выходов сложения и вычитания, подключенных к соответствующим входам всех разрядов, кроме младшего, реверсивного счетчика дробных долей.

На чертеже дана функциональная схйма ннтерполятора.

Он содержит фазовращатель с последовательным соединением резисторов 25

1 -1 коммутатор 2, компараторы 3 и 4, элементы И 5 и 6, реверсивннй счетчик

7 дробных долей, дешифратор 8, реверсивный счетчик 9 целых периодов сигна- ла, распределитель импульсов 10, гене- 30 ратор тактовых импульсов il, АЦП 12 и блок управления 13.

Устройство работает следующим образом.

При подаче на крайние выводы фазо- д вращателя напряжений вида Ц а и ц7 И

U sin (- ф ) а на средний вывод напряжения - вида Ю сов g угол <р мо" жет быть определен по положению точки нулевого потенциала на фаэовращателе. 40

В исходном состоянии распределитель 10 находится в таком состоянии, при котором выходы элементов И 5 и 6 подключены K âõîäàì сложения и вычитания счетчика 7, преобразователь 12 отключен от входов счетчика 9, .а счетчики 7 и 9 установлены в нулевое положение, вследствие чего дешифратор .8 замыкает первый ключ коммутатора 2.

Под действием напряжений Ц э<к <р поступающего на вход первого компара- 50 тора 3, срабатывает элемент И 5 или 6, и импульсы с выхода генератора 11 че-. рез распределитель 10 поступают .соответственно на вход сложения или вычита« ния, счетчика 7, Последний через де- 4 шифратор 8 осуществляет последователь" ное переключение ключей коммутатора 2 до тех пор, пока знак входного напряжения компаратора 3 не измениться на противоположный. При этом 60 интерполятор переходит в режим слежения за точкой с нулевым потенциалом.

В этом режиме любое изменение фазы сигнала <р приводит к соответствующему последовательному переключению ключей 65 коммутатора 2, между которыми находится точка с нулевым потенциалом. Перенос целых в счетчик 9 по прежнему осуществляется в момент изменения кода счетчика 7 с 999 на 000.

Таким образом, режим слежения за точкой с нулевым потенциалом при малой частоте входного сигнала аналогичен режиму слежения в известном интерполяторе.

Если частота входного сигнала начинает увеличиваться и превышает 1ящ с то срабатывает блок управления 13.Под действием его выходного сигнала распределитель 10 отключает выходы элементов И 5 и 6 от входов счетчика 7 и подключает к счетчику 9 выходы АЦП 12.

Эти переключения проходят не сразу, а по достижении определенного кода К счетчика 7 в соответствии с управляю" щими сигналами, поданными на входы распределителя 10, В результате интерполятор переходит в режим счета целых периодов, в счетчике 7 записан код К, а компаратор 3 покдлючен к выводу делителя, соответствующего этому коду.

Принципиально код К может быть любым, однако с точки зрения .надежности работы интерпол@тора, он должен отличаться от кодов 000 и 500, при которых происходит перенос импульса в счетчик

9 и изменение направления счета счетчика 7. Для надежной работы АЦП 12 на входы компараторов 3 н 4 должны быть поданы напряжений,"сдвинутые на 90 °

В связи с этим код К удобно выбрать равным К = Н/ f> что соответствует подключению компаратора к среднему выводу фазовращателя.

В режиме счета целых периодов импульсы счета поступают с выхода АЦП 12 через распределитель 10 непосредственно на входы счетчика 9, а показания счетчика 7 неизменны . В этом режиме работа интерполятора возможна вплоть до частоты т В 1 и ограничивается только частотным диапазоном работы

АЦП 12 и счетчика 9 (к компараторам в этом режиме требования по точности не предъявляются).

При уменьшении частоты сигнала до значения, меньшего, чем 1,„с,.„с вос- станавливается исходное состояние блока управления 13 в распределителе 10.

При этом АЦП 12 отключается, и осуществляется переход к режиму определения дробных долей периода, как указано р нее. Обратный переход происходит не сразу, а только при поступлении на вход распределителя 10 сигнала с компаратора 3, т.е. в момент достижения нулевой точкой узла, к которому подключен этот компаратор. При этом оба режима полностью согласованы при прямом и обратном переключении распределителя 10.

Таким образом, совместное примене" ние второго компаратора 4, АЦП 12, распределителя 10 и блока управления

610131

Формула изобретения

Интерполятор синус-косинусного сигб- нала, содержащий фазовращатель с последовательным соединением резисторов, коммутатор, входы которого соединены с соответствующими выводами фаэовра35 щателя, а управляющие входы — с соответствующими выходами дешифратора,первый компаратор, вход которого подключен к выходу коммутатора, реверсивный счетчик дробных долей и, подключенный к нему входами реверсивный счетчик це40 лых периодов сигнала, и генератор тактовых импульсов, выход которого соединен с первыми входами двух элементов

И, вторые входы которых соединены с соответствующими выходами первого ком45 паратора, выходы реверсивного счетчика долей подключены к соответствующим входам дешифратора, о т л и ч а юшийся тем, что, с целью повышения быстродействия, интерполятор дополни50 тельно содержит второй компаратор,подключенный к крайнему выводу фазовращателя, аналого-цифровой преобразователь, входы которого связаны с выходом второго> компаратора и с вторым выходом первого компаратора, блок управления, вход которого объединен с входом второго компаратора, и распределитель импульсов, первый вход сложения которого подключен к выходу первого элемента И; первый вход вычитания распределителя импульсов .подключен к выходу второго элемента И; второй вход сложения и второй вход вычитания подключены к соответствующим выходам аналою-цифрового преобраэоватфля; первый управляющий вход распреда»

13 позволяет существенно (не меньше

I чем в Й раз) повысить предельную частоту работы интерполятора и одновременно при низких (меньше Г акс) частотах сохранить высокую точность измерения долей периода сигнала.

Это позволяет резко увеличить производительность .ряда.измерительных систем, где наряду с высокой точностью измерения в отдельных точках может быть обеспечено быстрое перемещение между точками с сохранением информации об измеряемой величине.

Примером такого использования интерполятора может служить поверка штриховых мер, когда медленное пере- мещение каретки в зоне, близлежащей к штриху, сменяется быстрым перемещением между штрихами. При расстоянии между штрихами 1 мм и зоне медленного перемещения около 50.мкм время поверки меры за счет использования режима счета целых умейьшается более, чем на порядок.

В измерительных системах, работаю щих в динамическом режиме, необходимо обеспечить возможность измерения

;долей периода при сравнительно быстром перемещении, т.е. совместить требования к точности и быстродействию.

С этой целью распределитель 10 сна жен дополнительными выходами сложения и вычитания.

При повышении частоты входного сигнала домища„ссрабатывает блок управления 13, и переключается распределитель 10. В результате выходы элементов И 5 и 6 подключаются к входам второй декады счетчика 7. При этом младший разряд счетчика 7 отключается,разрешающая способность интерполятора. уменьшается в и раз(где rf — основа-ние счета счетчика 7), а в коммутаторе 2 коммутируется только каждый ключ.

Так как тактовая частота т. сохраняется, то одновременно в 10 раз возрастает максимальнодопустимая частота слежения за точкой с нулевым потенциалом и в такое же число раз увеличивается предельно допустимая частота входного сигнала.

При увеличении частоты входного сигнала до Tl Р „а„с аналогично отключается второй разряд счетчика 7, и выходы элементов И 5 и 6 соединяются с входами сложения и вычитания старшего разряда счетчика 7, что сопровождается дальнейшим уменьшением разрешающей способности и повышением предельной частоты в 6 раэ.

Дальнейшее возрастание частоты входного сигнала до И .г,„с,цс сопровож . г дается полным отключением счетчика 7.

В этом режиме, как указывалось выше, предельная частота входного сигнала достигает П Fòà кс " V а а кс аакс т а разрешающая сйособность уменьшается. в К раэ по сравнению с первоначальной .и составляет один период входного сигнала.

Последовательное отключение разрядов счетчика 7 и переключение распре( делителя 10 осуществляются в соответствии с заданным кодом К счетчика 7, что обеспечивает согласование режима счета дробных с режимом счета целых

10 периодов сигнала.

Таким образом, при некотором усложнении распределителя 10 и блока управления 13 увеличена разрешающая способность интерполятора на всех промежуточных частотах входного сигнала ото до < Р

ttfO RC макс.

Предлагаемый интерполятор приобретает возможность автоматического сог" ласования точности измерения с часто20 той входного сигнала. Это расширяет возможности использования интерполятора в различных измерительных системах, работающих при переменной скорости изменения интерференционной или муаровой картины.

610131

0т У1/7у

Уу О У (/в М

Составитель Шелипова

Техред Н. Бабурка КорректорН.Яцемирская

Редактор Л.утехнна

Заказ 3013/39 Тираж 826 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП Патент, r. Ужгород, ул. Проектная, 4 лителя импульсов подключен к первому выходу первого коммутатора, второй управляющий вход — к выходу блока управления; остальные управляющие входы связаны с соответствующими выходами всех разрядов реверсивного счетчика дробных долей; выходы сложения и вычитания распределителя импульсов соединены с соответствующими входами реверсивного счетчика дробных долей и реверсивного счетчика целых периодов сигнала.

2. Интерполятор по п.1, о т л и ч а ю шийся тем, что распределитель импульсов снабжен дополнительной группой выходов сложения и вычитания, подключенных к соответствующим входам всех разрядов, кроме младшего, реверсивного счетчика дробных долей, Источники информации, принятые во внимание при экспертизег

1. Драпкин М.Я. и др. Автоматичес1ская измерительная система к оптическим интерферометрам. Уникальные приборы СЭВ, 1971, 9 9, с. 13-18.

2.ЬИерИе„d A,Ò. Уои„иа0 of Nashine TooP

2ев к a d кевеа ен:1963, Ч. 3, р. 47-59.