Устройство для выборки микрокоманд

 

О И И С Л- Н-

ИЗОБРЕТЕН ИЯ (11 6l 5478

Союз Советекин

Соцралмстмчаснмн

Ресиубяин

К А8ТОРСКОММ СВИДВТВЛЬСТВМ (61) Дополнительное к.авт. свил-ву (22) Заявлено 23,07,76 (21) 2387616/18-24

2 (И) М. Кл.

$06 F 9/14 с присоединением заявки № (23) Приоритет

Гооуднротнвннмй ноонпнт

Соввтв Мнннотров СССР ро долам нзооретвннй

M DTKPblTMM (43) Опубликовано15 07,78-бюллетень № 26 (53} УДК 681.325 (088.8) (4б) Дата опубликования описания16.06.78

Б, Н Гущенсковр Н. А, Волкова и А, С, Самарский (72) Авторы изобретения (71) Заявитель (54) УСТРОЙСТВО ДЛЯ ВЫБОРКИ МИКРОКОМАНД

Изобретение относится к вычислитель ной технике и предназначено для исполь»-.: зовання в электронных цифровых вычисли-» тельных машинах (ЭВМ).

Известно устройство для выборки микрокоманд, входящее в состав ЭВМ, содержащее блок постоянной цамяти, блок управления, блок локальной памяти, инфорф. мационный регистр памяти и.узел кон троля по четности .Я. Принцип, действия устройства основан на считывании микрокоманд из управляющей памяти с иопользованием контроля считываемой информации по четности. Это известное устройство характеризуется невозмож- 1н костью коррекции считываемой информа-, ции. Известно также устройство для вы-. борки микрокоманд, содержащее память, . информационный регистр памяти, генератор контрольных, разрядов, узел срав» 20 пения, корректор, выходные вентили и выходной ннфорыанионный регистр (21.

Контроль информации в нем производиъ ся посредством .корректирующего кода.

Однако оно не имеет достаточного быст 2S родействия, Из известных устройств наиболее близким к иэобрэтенщо по техничеокой суищости является устройство, содержащее блок микропрограммного управ ления, узел записи результатов, блок памяти, информационный регистр, регистр контрольных разрядов, генератор контрольных разрядов, узел сравнения, регистр синдромов, дешифратор и узел коррекции, причем выход информационного регистра соединен с первым вкодом блока микро программного управления, первым входом узла коррекции и входом генератора контрольных разрядов, выход которого соеди нен с.первым входом узла сравнения, вто« рой вход которого соединен с, выходом регистра контрольных разрядов, а выход соединен со входом регистра синдромов, выход которого соединен со входом дешиф

pampa, первый выход которого соединен со вторым входом блока микропрограмм ного управления, а второй выход соединен со вторым входом узла коррекции, выход которого соединен с первым входом инфор мационного регистра, первый выход бло- .

615478

40 ка микропрограммного управления соеди нен со входом блока памяти, второй выход соединен с первым входом узла записи результатов, выход которого подклю чен к выходу устройства З . При считывании иэ памяти в информации может возникнуть ошибка, для обнаружения и коррекции которой требуется определенное время. Это время автоматически прибавляется ко времени считывания данных иэ памяти независимо от того, про- 1" .изошла! ошибка или нет. Информация, считанная из памяти, не используется для обработки до тех пор, пока не выполнится цикл обнаружения и коррекции ошибки. Поскольку вероятность появления оши-

1 бок мала, постоянные затраты времени на обнаружение и коррекцию ошибок приводят к значительному снижению быстродействия, 11елью изобретения является повышение быстродействия. В описываемом устройстве это достигаетса тем, что в него введены узел предварительного обнаружения ошибки и узел приема данных, причем первый вход узла предварительного

25 обнаружения ошибки соединен с выходом узла сравнения, второй вход соединен с третьим выходом блока микропрограммно- го управления, выход соединен со вторым входом узла записи результатов и третьим входом блока микропрограммного управления, четвертый выход которого соединен с первым входом узла приема данных, второй вход которого соеди35 нен с выходом блока памяти, а выход соединен со вторым входом информационного регистра и входом регистра контрольных разрядов.

На .фиг. 1 представлена блок-схема описываемого устройства на фиг. 2— временная диаграмма: а - пути памяти; б — прием данных иэ памяти; в — сигнал ошибки; r - прием. скорректированных. данных; д — блокировка приема данных иэ памяти; е - запись результатов.

Устройс. so содержит блок 1 микро программного управления, блок 2 памяти, узел 3 записи результатов, информационный регистр 4, регистр 5 контрольных разрядов, генератор 6 контрольных разрядов, узел 7 сравнения, регистр 8 син» дромов, дешифратор 9, узел 10 коррекции, узел 11 предварительного обнаруже» ния ошибки и узел 12 приема данных.

Блок 1 предназначен для выработки управляющих сигналов, необходимых для выполнения микрокоманд, поступающих, иэ информационного регистра 4. Генеракорректирующему (коду для информации, считываемой иэ блока,2 памяти, который предназначен для хранения микропрограмм, управляющих работой процессора, Узел.

3 предназначен дла выработки сигналов приема результатов выполнения микрокоманды в регистры или отдельные триггеры, адресуемые кодом микрокоманды.

Информационный регистр 4 предназначен для приема и хранения информации, считываемой из блока 2, (и скорректированной информации иэ узла 10. Регистр 5 . служит для приема и хранения контрольных разрядов, считываемых из блока 2, Известными кодами, обладающими корpeKTHpbt IolIkeA способностью являются коды Хэмминга. Наиболее целесообразным в описываемом устройстве является код, позволяющий исправлять одиночные и обнаруживать двойные ошибки.

Узел 7 предназначен для сложения по модулю 2 контрольных разрядов из генератора 6 и контрольных разрядов, считываемых из блока 2. Результатом сложения являются синдромные 6иты. Регистр

8 служит для,запоминания синдромных битов, .образованных в. узле 7, Дешифратор 9 служит для дешифрации синдромныхбитов, запомненных в регистре 8, указания типа ошибки и номера сбойного разряда данных в случае исправимой ошибки. Узел 10 предназначен для инвертирования сбойного разряда. Узел 11 предназначен для быстрой регистрации наличия ошибки в информации, считываемой из блока 2.

Узел 12 приема данных предназначен дла передачи информации из блока 2 на вход информационного регистра 4.

На временной диаграмме (см. фиг. 2) показаны три цикла работы устройства.

Предполагается, что в первом цикле возникает исправимая ошибка при выборке кода микрокоманды, второй цикл — цика коррекции ошибки, третий цикл является повторным для правильного выполнения сбойной микрокоманды. В начале каждого цикла блок 1 вырабатывает сигнал пуска блока 2 памяти. Считанный код поступает через узел 12 приема данных в информационный регистр 4 и регистр 5 контроль ных разрядов. Код иэ информационного регистра 4 поступает в блок 1, который запоминает его и начинает обрабатывать микрокоманду, не ожидая проверки ее корректности,, Выполнение микрокомандьi можно разделить на две фазы. В первой фазе в начале цикла выполняетса прием кода в регистр микрокоманд, декодирование отдель

61547 8

4О

50

55 рандов и выполнение над ними определен-. ной операции. Вторая фаза заключается в записи результатов выполнения микроко манды, Эта фаза выполняется во второй половине цикла микрокоманды ипи может переноситься на следующий цикл.

Адрес записи блока 1 поступает в узел 3 записи результатов, который вырабатывает стробы приема в регистры и триггеры, (на чертеже не показаны) апресуемые кодом микрокоманды.

Параллельно с выполнением микроко манды производится проверка ее кода.

Йпя этого код из информационного регистра 4 поступает в генератор 6 контрольных разрядов. Затем сформированные контрольные разряды поступают в узел 7 сравнения, на другой вход которого поступают считанные из памяти контрольные разряды из регистра 5. Результатом поразрядного сравнения этих двух кодов является код синдромов, который запоминается в регистре 8, а также поступает в узел

11 обнаружения ошибки.

Наличие ошибки определяется по единичному состоянию хотя бы одного разря- да кода синдромов, Сигнал ошибки из узла 11 поступает в узел 3 дпя блокировки (отмены) уста новки регистров и: элементов хранении результатов, а также в блок 1. Последний вырабатывает сигнал блокировки приема кода очередной микрокоманды иэ бло ка 2, подаюшийся в узел 12 приема данных.

В тех случаях, когда производится обмен информацией с памятью, выработка сигнала ошибки в узле 11 блокируется сигналом из блока 1. Коп синдромов поступает на дешифратор 9, в котором определяется тип ошибки — исправимая (единичная) или неисправимаи (двойная) и для исправим . х ошибок вырабатывают ся сигналы коррекции сбойных разрядов.

Сигналы типа ошибки поступают в блок

1 микропрограммного управления и толь ко неисправимые ошибки вызывают прерывание по машинному сбою. Сигналы коррекции сбойных разрядов поступают на узел 10, на другой вход которого поступает код иэ информационного ре» гистра 4. Коррекция осуществляется путем инвертирования сбойного разряда

Исправленный код узла коррекции затем поступает вновь в информационный регистр 4.

В ттитттто тгтттттттътгтттти . лтътiттт.т л г À жл,татов и приема новой микрокаманды из памяти (на фиг. 2 показано штрихов кой).

В информационном регистре 4 остаеьси исправленный код сбойной микрокомаяды, выполнение которой повторяется в следующем (третьем) цикле.

Таким образом, нормальная выработка микрокоманды происходит с потерями времени не превышающими время считывания памяти, а микрокоманды, в которых обнаруживаются ошибки, выполняются повторно с исправленными кодами.

Формула изобретений

Устройство для выработки микрокоманд, содержащее блок микропрограммного управления, узел записи результатов, блок памяти, информационный регистр, регистр. контрольных paapIInoB, генератор контрольных разрядов, узел сравнения, регистр синдромов, дешифратор и узел коррекции, причем выход информационного регистра соединен с первым входом блока микропрограммного управления, с первым входом узла коррекции и со входом генератора контрольных разрядов, вы» ход которого соединен с первым входом узла сравнения, второй вход которого соединен с выходом регистра контрольных разрядов, а выход - соединен со входом регистра сийдромов, выход которого соединен со входом дешифратора, первый выход которого соединен со вторым вхо цом блока микрон рограммиого управления, а второй выход соединен со вторым вхо дом узла, коррекций, выход которого соединен с первым входом информационно го регистра, первый выход блока микропрограммного управления соединен со входом блока памяти, второй выход сое динен с первым входом узла записи результатов выход которого подключен к выходу устройства, о т л и ч а ю щ ее с я тем, что с целью повышения быс тродействия, в него введены узел IIpenBapH TeJIh ного обнаружения ошибки и узел приема данных, причем первый вход узла цредваритепьного обнаружения ошибки соединен с выходом узла сравнения, второй вход соединен с третьим выходом блока микропрограммного управления, выход соединен со вторым: входом. узла записи результатоа и третьим входом блока микропрограмм ного управлении, четвертый выход которо

615478. ФЬ. 1

5 гриню е Риг,2

Составитель А. Жереяов

Редактор Л. Тюрина Техред "И. Климко Г: Корректор С, Гарасиннк .

Закаэ 3910/38 Тираж 826 Подписное

ЦНИИПИ Государственного комип=та Совета Министров СССР по делам иэобретеннй и открытий

113035, Москва, Ж-35, Раушскаи наб., п 4/5

7 с выходом блока памяти, а выход - . соединен со вторым входом. информацион-. ного регистра и входом регнстра контрольных раэридов.

Источники ынформации, принятые во внимание при экспертизе.

1. Процессор ЭВМ ЕС-1020, Под обпвй ред. А. М Ларионова. М., «Статистика, Д97 5.

2. Патент США М 3568153, кл. 340 148.1, 1971..

3. Патент США Ж 3573728, кл, .«340--146, 1, 1971