Устройство микропрограммного управления

 

Союз Советских еЮ алистмческих

1аесаубник (<1) 608159 (61) Дополнительное к авт. сеид-ву ! (22) Заявлено 04.07.75 (21) 2153602t24 (51) М, Кл.

606 F 8/16 с присоединением заявки № (2З} Приоритет

{43) Опубликовано 25.05.786юллетень № 19

Гащдарстьаххьй a94N5t

6сааТа Манист юв ИР ее делам азебретаяхй х атхрапнй (53) УДК 681.325 (088. 8) (45) Дата опубликования описаниями).05.75. (73) Авторы ° изобретения

В. В. Сыров, А. В. Папагин и В. A. Иванов

Ордена Ленина институт кибернетики Академии наук Украинской ССР (71) Заявитель (54) УСТРОЙСТВО МИКРОПРОГРАММНОГО УПРАВЛЕНИЯ

Изобретение относится к области вычислительной техники н предназначено для применения в устройствах управления электронных цифровых вычислительных м аш и н.

Известно устройство микропрограммного управления, содержащее генератор тактовых импульсов, запоминающее устройство, вход которогс подключен к выходу схемы формирования адреса, а выход — к входу регистра микрокоманд; регистр микрокоманд состоит из операционной и адресной частей, причем выход . операционной части подключен к входу дешифpampa микроопераций, а выход адресной части — к входу схемы формирования адреса, которая также подключена к, шине условий переходов (1).

Недостатками известного устройства являются большой объем памяти и низкие функциональные возможности.

Наиболее близким к предложенному по технической сущности является устройство микропрограммного управления, содержащее запо- минающий блок, вход которого соединен с выходом блока формирования адреса, а выход через регистр микрокоманд — с входом дешнфратора микрооперацнй, выходы которого являются выходами устройства, регистр адресов микрокоманд, первый вход которого является

2 первым входом устройства, вторым входом устройства является первый вход блока формирования адреса (21.

Известное устройство обладает большим объемом микропрограммной памяти и низкими э функциональными возможностями при добавлении новых микропрограмм.

Действительно, уменьшение объема микропрограммной памяти в таком устройстве достигаетси эа счет объединения одинаковых участков микропрограмм, иначе говоря, эа счет микропрограммных подпрограмм. Это требует при каждом переходе на подпрограмму запоминания адреса возврата и затем его восстанавливания. Кроме того, оказывается невозможной компоновка подпрограмм, объединяющих мик>S рокоманды, не являющиеся алгоритмнчески (со держательно) г. язанными последовательностями в других микропрограммах.

Цель изобретения — уменьшение объема микропрограммной памяти и увеличение функциональных возможностей устройства микро программного управления.

Зто достигается.тем, что устройство микропрограммного управления содержит блок управления адресами, 1 — N-входы которого соединены соответственно с — N-выходами ре@ гистра адресов мнкрокоманд, состоящего нз

608!59

N-групп разрядов, N + 1-й и N + 2-Р входы блока управления адресами соединены соответственно с одним из выходов дешифратора микроопераций и выходом зоны следующего адреса регистра мнкрокоманд, первый, второй и третий выходы блока управления адресами соединены соответственно с вторыми входами блока формирования адреса, регистра микрокоманд: и регистра адресов микрокоманд, третий вход которого соединен с выходом запоминающего блока, а блок управления адресами содержит N + 1-разрядный регистр сдвига, выходы 1 — N-разрядов которого соединены соответственно с первыми входами 1 — N элементов И и с соответствующими входами многовходового элемента ИЛИ-НЕ, выход которого соединен с первым входом N + 1-го элемента И, выходы всех N + 1-элементов И соединены через многовходовой элемент ИЛИ с первым выходом блока, второй и третий выходы которого соединены с выходами N + 1-го разряда регистра сдвига, вторые входы 1 — !Фэлементов

И являются 1. — N-входами блока, вход

N + 1 ãî разряда регистра сдвига и второй вход N + 1-го элемента И являются соответственно N + 1-м и N + 2-м входами блока.

Устройство микропрограммного управления позволяет отрабатывать микропрограммы, сос. тавленные как в виде микрокоманд, так и в виде последовательности адресов микрокоманд.

Это дает возможность значительно сократить объем микропрограммной памяти и увеличить функциональные возможности устройства в целом за счет того, что в одном слове микрокоманды может коднроваться последователь- ность адресов нескольких микрокоманд, которые уже использованы в других микропрограммах.

На фиг. 1 приведена принципиальная схема устройства; на фиг. 2 — структурная схема блока управления адресами.

Устройство микропрограммного управления содержит дешифратор 1 микроопераций с выходами 2, регистр 3 микрокоманд с операцион.. ной зоной 4 и зоной 5 следующего адреса, регистр 6 адресов микрокоманд, содержащий

N-групп разрядов ?, которые по шинам 8, 9, 10, 11.подключены к соответствующим входам блока 12 управления адресами. К блоку !2 по шине 13 подключены также разряды зоны 5 следующего адреса регистра 3 микрокоманд, а по шине 14 — один из выходов 2 дешифратора 1 микроопераций. Выходы 15 и 16 блока управления 12 адресами подключены к управляющим входам регистра 3 микрокоманд и регистра 6 адресов микрокоманд соответственно. Выходы блока 17 формирования адреса (микрокоманды) по шине 18 подключены ь выходу блока 12 управления адресами, а по шине

19 — к схемам, вырабатывающим сигналы, кото рые должны вызвать ветвления в микропрограммах (на схеме не показаны). Выход блока

l7 подключен к входу запоминающего блок а 20 причем выход последнего подключен к входам регистра 3 микрокоманд и регистра б адресов микрокоманд. Цифрой 2! обозначена шина, по которой регистр 6 адресов мнкрокоманд может ьо равлеиия адресами последовательно выбирает соединяться с регистрами или главной памятью вычислительной машины. В качестве регистра 6 адресов микрокоманд может использоваться один из регистров операционного устройства цифровой вычислительной машины.

Блок 12 управления адресами (см. фнг. 2) содержит N + 1-разрядный регистр сдвига 22 с М + 1-ым дополнительным разрядом 23, многовходовый элемент ИЛИ-HE 24, многоразрядный элемент И 25, .многоразрядные элементы

1 И 26 и многовходовый элемент ИЛИ 2?.

Вход N + 1-го разряда 23 подключен к шине 14, а прямой и инверсный выходы — к шинам 15 и 16 соответственно. Единичные выходы остальных N-разрядов подключены к входам элемента ИЛИ-НЕ 24 и к первым входам алементов И 26, к вторым входам которых подключены шины 8, 9, 10 и ll соответственно.

Выход элемента ИЛИ-HE 24 подключен к первому входу элемента И 25, к второму входу которого подключена шина !3. Выходы всех элементов И 25, 26 подключены к входам элемента ИЛИ 27, имеющего выход 18.

Принцип работы устройства заключается в следующем.

В первом такте на регистр 3 микрокоманд из запоминающего блока 20 считывается микроzs команда. Во втором такте в зависимости от значений разрядов операционной зоны 4 (мнкрокоманды) дешифратор 1 микроопераций вырабатывает управляющие сигналы, которые по шинам 2 поступают в устройства и схемы цифровой вычислительной машины. В этом же такте в блок l2 управления адресами по шине 13 из зоны 5 следующего адреса (микрокоманды) поступает код, определяющий адрес следующей микрокоманды, который затем передается в блок !7 формирования адреса. Этот адрес модифицируется в зависимости от выполнения различных логических условий (сигналов на шинах 19) и поступает иа адресный вход запоминающего блока 20. На этом цикл выборки и отработки микрокоманды заканчивается. Если в результате отработки микрокоман ® ды на шине 14 не появляется сигнал, то в новом цикле в первом такте блок 12 управления адресами по шине 16 вырабатывает сигнал, Разрешающий прием на регистр 3 микрокоманд новой микрокоманды, и устройство микропрограммного управления работает в дальнейшем по этой же схеме.

Если же в результате отработки микрокоманды на шине 14 появляется сигнал, то в первом такте следующего цикла блока 12 уп- равления адресами по шине 15 вырабатывает

50 сигнал, разрешающий прием новой микрокоманды на регистр 6 адресов микрокоманд. На шине 16 при этом сигнал отсутствует.

Микрокоманде принятая на регистр 6 адресов микрокоманд, рассматривается как микрокоманда; содержащая совокупность адресов микрокоманд, Которые должны быть последовательно выполнены. Эти адреса располагаются в группах разрядов 7. Обработка микрокоманды, принятой на регистр 6 адресов микрокоманд; заключается в том, что блок !2 уп-, 5

1Î

Формула изобретения

15 то элемента ИЛИ-НЕ, выход которого соединен с первым входом N + l-го элемента 1.1, выходы всех N + 1-элементов И соединены через многовходовой элемент ИЛИ с первым выходом блока, второй и третий выходы которого соединены с выходами N + 1-го разряда регистра сдвига, вторые входы -- N-элементов И являются 1 — N-йходами блока, вход N + 1-го разряда регистра сдви га и . второй вход

N + 1-ro элемента И являются соответственно

N+ 1-м и N + 2-м входами блока.

Источники информаций, принятые во внимание при экспертизе:

1. Авторское свидетельство С(.СР ¹ 291201, .Кл. G 06 F 9/!6, 1969.

2. Булей Г. Мпкронрограммированис, М., 50

"Мир",1973., стр. 17, рис. 1.5. группы разрядов 7 и передает их в блок 17 формирования адреса. Считываемые микрокоманды поступают в регистр 3 микрокоманд, а затем выполняются. Йока все микрокоманды, адреса которых заданы в регистре 6 адресов микрокоманд, не будут отработаны, блок 12 управления адресами блокирует выдачу в блок 17 формирования адреса разрядов зоны 5 следующего адреса. Когда все микрокоманды, заданные регистром адресов микрокоманд 6 отработаны, устройство микропрограммного управления про должает работать по приведенной схеме. Одним из вариантов работы устройства может быть случай, когда наличие сигнала на шине 14 указывает, что следующая микрокоманда должна быть считана на регистр 6 адресов микрокоманд с внешней информационной, шины 21 (главной памяти UBN, внешнего ЗУ, операционных регистров процессора и т.д.).

Блок 12 управления адресами (см. фиг. 2) работает следующим образо)а

В каждом цикле выборки и отработки микрокоманды осуществляется сдвиг информации в регистре 22 сдвига. В исходном состоянии значения всех разрядов регистра 22 равны «0».

Отсутствие сигнала на шине !4 дешифратора микроопераций I не изменяет содержимого регистра 22. В результате на первые входы всех элементов И 26 с выходов разрядов регистра

22 будут поступать сигналы, запрещающие передачу информации с шин 8, 9, 10 и 1 (групп разрядов регистра 6 адресов микрокоманд) через элемент ИЛИ 27 на шину 18. Но при этом элемент ИЛИ-HE 24 будет формировать разрешающий сигнал на первый вход элемента И 25, через который по шине 13 будут передаваться разряды адресной части 5 микрокоманд. Нулевой выход дополнительного разряда 23 по шине 16 будет разрешать прием микрокоманды на регистр 3 микрокоманд, а единнчйый выход— .запрещать по шине 15 прием микрокоманды на регистр 6. При появлении сигнала на шине

14 дополнительный разряд 23 установится в

«1», и разрешение приема микрокоманды будет подаваться с единичного плеча триггера дополнительного разряда 25 по шине 15 на регистр 6 адресов микрокоманд. Поскольку в этом цикле остальные разряды равны «О», работать по-прежнему будет элемент И 25, но мнкрокоманда считается иа регистр 6 адресов микрокоманд. После этого осуществляется сдвиг информации в регистре 22. В результате элемент ИЛИ-HE 24 блокирует элемент И 25, Но разрешает передачу информации через один из элементов И 26, которые включаются после-. довательно в зависимости от положения «1» в регистре 22. Элемент И 25 будет заблокирован до тех пор, пока в результате сдвигов регистр

22 снова не обнулится.

Таким образом, предлагаемое устройство позволяет отрабатывать микропрограммы, составленные как в виде микрокоманд, так и в виде последовательности адресов микрокоманд.

Последнее дает возможность значительно сократить объем микропрограммной памяти и увеличить функциональные возможности устройства в целом. Этот эффект достигается благода20

45 ря тому, что в одном слове мнкрокоманды кодируется последовательность адресов м и крокоманд, которые уже использованы в других микропрограммах, кроме того, повышается эффективность метода подпрограмм, так как есть воэможность компоновать подпрограммы из микрокоманд, не связанных алгоритмически в других микропрограммах, а также облегчается составление микропрограмм пользователем, поскольку, составляя микропрограммы в адресах микрокоманд базового набора, нет необходимости знать ограничения на правила составления микропрограмм (совместимость микроопераций, временные ограничения и т.д.).

1. Устройство микропрограммного управления, содержащее запоминающий блок, вход которого соединен с выходом блока формирования адреса, а выход через регистр микрокоманд — с входом дешифратора микроопераций, выходы которого являются выходами устройства, регистр адресов микрокоманд, первый вход которого является первым входом устройства, вторым входом устройства, является первый вход блока формирования адреса, отличающееся тем, что, с целью расширения функциональных возможностей и сокращения объема памяти, оно содержит блок управления адресами, 1 — N-входы которого соединены соответственно с 1 — N-выходами регистра адресов микрокоманд, состоящего из N-групп разрядов, N + 1-й и N + 2-й входы блока управления адресами соединены соответственно с одним из выходов дешифратора микроопераций и выходом зоны следующего адреса регистра микрокоманд, первый, второй и третий выходы блока управления адресами соединены соответственно с вторыми "входами блока формирования адреса, регистра микрокомаид и регистра адресов микрокоманд, третий вход которого соединен с выходом запоминающего блока.

2. Устройство по и. l, отличающееся тем, что блок управления адресами содержит

N + l-разрядный регистр сдвига, выходы ! — N-разрядов которого соединены соответственно с первыми входа м и 1 — N- элементов И и с соответствующими входами многовходово-.

Редактор Н. Разумова

За к аз 2802/33

Составитель И. Хазова

Техред О. Луговая Корректор А. Гриценко

Тираж 826 Подписное

0НИИПИ Государственного комитета Совета Министров СССР по делам изобретений í oTKpbffHA

l l 3035, Москва, Ж-35, Рауаская иаб. д. 4/5

Филиал ППП Патент>, г. Ужгород, ул, Проектная, 4