Инвертор

 

ОП ИСАНИЕ

ИЗОБеоЕТЕ Н ИЯ

К АВТОРСКОМУ СВИДВТВЛЬСТВУ (6l) Дополнительное к авт. свии-ву(22) Заявлено 17.05.76 (21) 2360616/18-2 3

Союа Советских

Соцмвлмстимеских

Республик (11) 615604

2 (51) M. Кл.

H 03 К 1Ы08 с присоединением заявки №ГосударственевМ еомотет

Совета Министров СССР ао делам иэобретений и открытей (23) Приоритет— (43) Опубликовано15,07.78.Бюллетень № 26 (53) УДК 621 374 (088.8) (45) Дата опубликования описания03.07,7Ь,! (72) Авторы . изобретения

A. Я. Гаршин и Б. M. Герш (71) Заявитель (54) ИНВЕРТОР

Изобретение относится к импульсной технике и предназначено для использования во входных схемах оперативных запоминающих устройств.

Известен инвертор .без дополнительного источника смещения, содержащий два транзистора с обьединенными эмиттерами, коллекторы которых подключены к выходным клеммам, база первого транзистора соединена с анодом диода и с коллектором третьего транзистора, база которого через первый резистор соединена с шиной питания, а эмит-. тер — с входной клеммой, база второго транзистора соединена с катодом диода и через второй резистор — с шиной питания, а также третий резистор, первый вывод которого соединен с обгцей шиной, и четвертый транзистор 11), Его недостаток заключается в завышенном выходном уровне логического нуля, из-эв чего при его использовании требуются дополнительные согласующие каскады.

Целью изобретения является получение симметричности выходных сигналов и снижение выходного уровня логического нуля.

Для этого в предлагаемом инверторе коллектор четвертого транзистора соединен с катодом диода, база — с эмиттерами первого и второго транзисторов и вторым выводом

2 третьего резистора, а эмиттер — с общей, шиной.

На чертеже приведена схема предлагаемого инвертора. . Инвертор содержит транзисторы 1 — 4, диод 5 и резисторы 6 — 8, Базы транзисто5 ров 1 и 3 через резисторы 6 и 7 соответственно соединены с шиной 9 питания, эмиттеры транзисторов 2 и 3 соединены с базой транзистора 4 и через резистор 8 —, с общей шиной, к которой подключен также эмиттер транзистора 4. Коллектор транзистора 4 соединен с базой транзистора 3 и катодом диода 5, анод которого подключен и коллектору и базе транзисторов 1 и 2 соответственно, эмиттер транзистора 1 подключен к входной клемме 10, коллекторы транзисторов 2 и 3 соединены с выходными клеммами 11 н 12 соответственно.

Инвертор работает следующим образом.

При подаче на входную клемму 10.сигнала логической единицы закрывается переход база-эмиттер транзистора I.

Ток через резистор 6 и переход база. коллектор транзистора 1 течет в базу транзистора 2 и открывает его. Эмиттерный ток транзистора 2 создает падение напряжения на резисторе 8, которым открыв;нтся трап.

g5 зистор 4. и часть коллекторногo 10КВ трап615604

Формула изобретения

Редактор T. Янова

Заказ 3923/45

llHHHllH Государственного комитета Совета Министров СССР во делам изобретений и открытий! l3035, Москва, Ж-35. Раушская наб. д. 4/5

Филиал ППП «Патент», г. Ужгород, ул. Проектная. 4 зистора 1 ответвляется через диод в коллекторную цепь транзистора 4. Падением напряжения на диоде 5 обеспечивается закрытое состояние транзистора 3..

При подаче на входную клемму 1О сигнала логического нуля открывается переход база-эмиттер транзистора 1, транзистор. 2, диод 5 и транзистор 4 закрываются.

Через резистор 7 база транзистора 3 оказывается подключенной к шине 9 питания, в результате чего транзистор 3 открывается его эмиттерным током, на резисторе 8 создается падение. напряжения, открывающее транзистор 4. В этом случае транзистор 2 закрыт, . а транзистор 3 открыт падением напряжения на переходе коллектор-база транзистора 4.

При подборе величины резистора 6 на эмиттерах транзисторов 2 и 3 потенциал при логической единице на входной клемме 10 равен потенциалу при логическом нуле на входной клемме 10. Этим добиваются симметричности. прямого и инверсного выходных сигналов, при этом уровень логического нуля выходного сигнала определяется суммой напряжений на эмиттерах транзнстоI ррв 2, 3 и нн их эмиттерно-коллекторных переходах.

Инвертор, содержащий два транзистора с объединенными эмиттерами, коллекторы которых подключены к выходным клеммам, база первого транзистора соединена с анодом диода и с коллектором третьего транзистора, база которого через первый резистор соединена с шиной питания, а эмиттер— с входной клеммой, база второго транзистора соединена с катодом диода и через

15 второй резистор с шиной питания, а также третий резистор, первый вывод которого соединен с общей шиной, и четвертый транзистор, отличаюи4ийся тем, что, с целью снижения выходного уровня логического нуля, коллектор четвертого транзистора соединен

20 с катодом диода, база — с эмиттерами первого и второго транзисторов и вторым выводом третьего резистора, а эмнтгср — - с общей шиной.

Источники информации, принятые во вни мание при экспертизе:

1. Журнал «Электроника», № 18,. 1972, с. 45.

Составитель Л. Дарьина

Техред О. Луговая Корректор П. Макаревич

Тираж 1086 Подписное