Программируемый делитель частоты

 

621099 тановки, первый выход - со вторым входом блока автономной установки, третий вход которого подключен к прямому выходу блока автономной установки следующего каскада и через элемент совпадения, на второй вход которого подан управляющий сигнал - к установочному вхо.

5 ду управляемого делителя. следующего каскада, в каждый каскад введен дополнительный элемент совпадения, первый вход которого подключен ко второму выхо-

10 ду управляемого делителя частоты, второй вход - к инверсному выходу блока автономной установки, а выход — к тактовому входу управляемого делителя частоты следующего каскада.

На чертеже представлена структурная электрическая схема программируемого делителя частоты.

Программируемый делитель частоты содержит rf одинаковых каскадов, каж20 дый из которых состоит из управляемого делителями - 1п (например, декадного типа), 2< - 2, блока автономной установки исходного состоянии управляемого делителя 1 и элемент совпадения

2S

31-3 .. Входом каскада является тактовый вход 4 -4 управляемого делителя

1, а выходом — выход элемента совпадения 3 +4 . Выход 5 -5 управляемого делителя 1 представляет со ой выход

30 схемы сквозного переноса ка ого уф -го входного импульса управляемо делителя для декадного управляемого делителя, например, Ф =10).

Выход 6 - 6 > управляемого делителя 1 < есть выход триггера, формирующего фронт переноса с rrf -ым импульсом на входе. На этом выходе дейст— вуют широкие импульсы, например для декадного управляемого делителя, рабо- 40 тающего в коде 1-2-4-8, длительность импульсов на этом выходе равна 2Т „(К=2) для кольцевого делителя, работающего в.коде джонсона, 5Т х(К=5).

Тактовый вход 4 соединен с од- 4 ним из входов блока автономной установки 2, в то время как другие два его входа соединены с выходом 51 управляемого делителя 1 и выходом блока автономной установки 2 + сле- 50 дующего каскада.

Выход 71 — 7П блока автономной установки 2 через элементы совпадения 81 -8 g управляемые информационными входами 61 - 9 <, соеди няется с установочными входами 10 -10 управляемого делителя 1 .

Инверсный выход 11 — 11 и блока автономной установки 2 соединен с одним из входов элемента совпадения 3 i другой вход которого соединен с выходом 6 управляемого делителяе

Вчок автономной установки 2 соцержит Д-триггер, g-вход которого соединен с тактовым входом делителя 1 < информационный вход (Д-вход) соединен с выходом блока 2 <4 1 следующего каскадр, а тактовый вход 1l-триггера соединен с выходом 5, управляемого де лителя 11 . Выход Итриггера Q есть установочный выход 7 блока автономной установки 2 1, а выход Ч вЂ” инверсный выход l 1

Устройство работает следующим образом.

Пусть требуется обеспечить коэффициент деления Й . Лля этого в делитель, максимальная, еМкость, которого равна

rtf, необходимо записать. число,, / которое численно равно

E, = rtf "- М.

Тогда с поступлением на вход делителя .Я импульсов происходит заполнение делителя, и цикл деления завершается.

ПуСтЬ М а И1о а rtf1+... +О; rtfr-1+

+ +Я Йй

I где а О, 1,2,..., щ-1, тогда

Х-(W-а.,))п " (ж- j.-ад)а i,-.+(rrf-l-.à„)rrf т.е. в первый каскад записывается число, являющееся дополнением до rtf-, в остальные - числа, являющиеся дополнением до rtl -1.

Например, для случая декадных делителей, когда rtf =10, при необходимости получить М =253 требуется три каскада деления. И аксимальная емкость делителя равна 10 =1000, а Х 1000-253=747, т.е. в первый каскад необходимо предварительно записать 7, во второй - 4, в третий — 7.

Динамика работы делителя рассматривается на примере двухкаскадного декадного делителя для случая, когда Я в младшем разряде содержит 1, логика работы декады

1-2-4-8, тактирующим фронтом для триРгеров декад является задний фронт тактового импульса, а для Д-триггеров -. передний, что соответствует практике. цикл начинается с (М -2)-го импульса.

Его поступлению предшествует следующее состояние делителя: сигналы на выходах и 111 1. так как на М -входе Йтриггера действует нулевой сигнал, сигнал на выходе 6 I равен сигналу на выходе 5 =О, а поэтому сигнал на входе

4 =0,на выходах 7 =0, 11 1, сигнал на выходе 6 =1, поскольку делитель второго каскада находится в состоянии 9"

621

5 (1001), следовательно, на входе 4> делителя действует 1".

Как следует из рассмотренного состояния, второй каскад готов к записи исходного состояния, так как на выходе

7 всегда действует "1», а на выходе

5 > "1" появляется с ближайшим тактовым импульсом на входе второго 4саскада. Первый каскад,!к установке не готов, так как сигнал на выходе 7 - =О, С поступлением (М -2)-го тактового импульса на вход делителя на выходе 6 в

1 появляется 1, которая передается элементом совпадения 31, на вход 4 .

На й-входе Д-триггера блока 2 1 устанавливается «1», что дает возможность с поступлением на его тактовый вход им15 пульса перевести сигнал с выхода 7 в состояние»1", а сигнал с выхода 11 в состояние О". Через время задержки в схеме сквозного переноса на выходе

5j, появляется единичный перепад, ко20 торый и осуществляет переброс й-триггера в состояние Q = 1, Q=0, т.е. начинается формирование импульса установки исходного состояния второго каскада, и одновременно появляется разрешение на

25 формирование импульса установки первого каскада. Кроме того, переброс сигнала с выхода 11 в»0 .переводит сигнал . на ,входе 4 в»0 т,е. формирует конечный перепад на выходе делителя.

Поскольку в управляемом делителе

1 импульсом установки записывается требуемое исходное состояние (например, 1010), то сигналы на выходах

6 и 5Z переходят в "О". Таким образом, установка управляемого делителя

1 произошла, но импульс установки продолжается, пока сигнал на входе

4 -1 и тем самым удерживаег-в готов» ности блок 21

С приходом переднего фронта: К импульса íà.g-входе Д-триггера блока

2 автономной установки появляется

»1", и разрешает перевод Дтриггера в состояние Я 1, Ц =О. На выходе 7

45 формируется импульс установки первого каскада, который через элемент совпадения -8 4 записывает исходное состояние в .управляемый делитель 11 . Как было

50 условлено вначале, рассматривается наиболее неблагоприятный случай, т.е. когда в младшем разряде Я содержится единица, поэтому в управляемом делителе

11 должно быть записано число 9 (1001). Поскольку перед записью исходного состояния управляемый делитель

11 был в состоя ии 9 ° то оно подтверждается импульсом установки, т,е. сигнал

099

6 на выходе 61 остается равным "1

Переход сигнала на выходе 11 к в "О» приводит к переходу сигнала на входе

4g в "О". Этим перепадом оканчивается последний в цикле деления тактовый импульс на входе второго каскада, сигнал на выходе 7 переводится в "0" и снимает разрешение формирования импульса установки первого каскада. С окончанием

К - r о тактового импульса на входе первого каскада íà R -входе Й-триггepa блока 2 автономной установки появляется "О, который обрывает импульс установки, т.е. сигнал на выходе 71= О, а сигнал на выходе

11 = 1. В результате сигнал на входе

4 равен 1", начинается очередной, первый в новом цикле деления тактовый импульс на входе второго каскада.

С появлением на входе делителя nepsoro импульса нового цикла, поскольку уп-, равляемый делитель 14 остался в состоянии "9", на выходе 51 снова появляется импульс, но он не приводит к формированию импульса установки, так как разрешение на установку было снято с приходом предыдущего М -го импульса.

Кроме того, первый импульс цикла устанавливает управляемый делитель 1 в нулевое состояние, т.е. сигнал на входе

61 переходит в «О" и тем самым через элемент совпадения 3 4 заканчивает первый тактовый импульс на входе второго каскада, осуществив перенос единицы в старший разряд.

Поскольк" на выходе 11 до следующей установки, т,е. до окончания цикла деления, остается 1», то элемент совпадения 3 будет повторять на своем выходе импульсы, поступающие с выхода

61, pamhre по длительности 2Т < (для выбранной логики декад); при трехкаскад« ном делителе на входе тре-.ьего каскада они составили бы 20 Т. и т.д.

Длительность импульсов установки второй декады равна 1, 5 T>, на входе третьего каскада она бы составила 15Т, „ и т.д. Таким образом, длительность им- пульсов на тактовых и установочных входах каждой последующей декады возрастает, что снижает требования к их быстродействию и позволяет сделать их экономичными и миниатюрными.

В рассмотренном случае минимальный временной интервал между двумя тактирующими фронтами на входе управляемого делителя 1 составляет 1,5 Т>„однако из-эа возникающей в блоке 2 задержки импульса установки первый тактирующий фронт оказывается "накрыт"

99 9, щего фронта имеет значительно меньшую вероятность, чем поя..ление помехи на разрушающем входе в произвольный момент времени. Поэтому блок автономной установки, а следовательно, и вся схема программируемого делителя, обладает более высокой помехоустойчивостью по сравнению с прототипом.

К

)О =

}f-

4=0 К4 ! где p — число каскадов делителя;

И вЂ” коэффициент расширения так- 25 товых импульсов на выходах последующих декад (К « 1);

4 - номер каскада.

Как видно из приведенного выше анализа работы делителя, сигналом разре30 . щения установки каждого каскада является единичный потенциал на информационном входе Д-триггера его блока 2 а формирование импульса установки происходит, если при этол на тактирующий

35 вход l1-триггера поступает импульс с выхода 5 делителя 1 1 . Совпадение момента появления помехи на информационном входе с моментом прихода тактирую6210 этим импульсом, поэтому делитель 1

2 на него не реагирует, и следовательно, минимальный временной интервал можно считать равным 3 Т, > т.е. длительность импульсов на тактовых и установочных вхидах каждого следующего каскада расS ширяется, а действие пар импульсов на их входах устраняется за счет "накрытия одного из тактирующих фронтов импульсом установки исходного состояния. Зто существенно снижает требования к быстродействию каждого следующего каскада и

1О позволяет выбрать для их построения более маломощные и. миниатюрные элементы.

Наибольшим требуемым быстродействием должен обладать только первый каскад.

Выигрыш по энергопотреблению /И

t5 который может быть получен в предлагаемой схеме по сравнению с прототипом, составляет

Формула изобретения

Программируемый делитель частоты, содержащий g каскадов, каждый из которых состоит из управляемого делителя, тактовый вход которого соединен с первым входом блока автономной установки, первый выход — со вторым входом блока автономной установки, третий вход которого подключен к прямому выходу блока автономной установки следующего каскада и через элемент совпадения, на второй вход которого подан управляющий сигнал : к установочному входу управляемох;о делителя следующего каскада, о т л ич а ю щ и.й с я тем, что, с целью по» вышения надежности в работе делителя, в каждый каскад введен дополнительный элемент совпадения, первый вход которого подключен ко второму выходууправляемого делителя частоты, второй входк инверсному выходу блока автономной установки, а выход - к тактовому входу управляемого делителя частоты следующег каскада.

Источники информации, принятые вг внимание при экспертизе:

1. Патент Франции M 2176253 кл. H. 03 23/ОО, 1972.

02) 099

Составитель Т. Афанасьева

Редактор T. Иванова Техред Э. Чужик Корректор Н. Тупина

Заказ 4Г>75/52 Тираж 1086 Подписное

111П1ИГ1И Государственного комитета Совета Министров С<.С1 по делам изобретений и открытий

1 l 3035, Москва, Ж-35, Раушская наб., д. 4/5 !>илиад 111И1 "11атент", г. Ужгород, ул. Проектная, 4