Устройство для формирования сквозного переноса в паралленом сумматоре

 

Фi>

625205

ЦНИИПИ Заказ 5405/40 Тираж 826 . Подписное

Филиал ППП Патент, r. Ужгород, ул. Проектная, 4 с соответствующих разрядов регистра первого операнда и сигналы 31- J с соответствующих разрядов регистра операнда поступают на входы элементов И 1И 5 и на входы элементов ИЛИ 6 и 7.

На выходах элементов И 3 - И 5 непосредственно формируются сигналы переноса для 2 -4 разрядов (поступающие в первом разряде непосредственно, а в последующих через элементы ИЛИ 8 и 9 на выходы 10-12) с младших соседних раэ- 1О рядов операндов.

Выходы элементов И 1 и 2 подключены соответственно к входам элементов

ИЛИ 6 и 7, сигналы, с выходов которых поступают на входы цепей сквозных пере-1

Hocos, цроходя в каждом последующем разряде через один элемент ИЛИ (в третьем разряде устройства - элемент ИЛИ

13). Выходы сквозного переноса в каждом разряде (выходы элементов ИЛИ 6, 7 и 13) подключены через элементы НЕ

14, 15 и 16 к входам 11 и 12 устройства. Второй вход элемента ИЛИ 13 в третьем разряде устройства подключен к

25 выходу элемента M 2.

При выполнении элементов ИЛИ в цепи сифоэного переноса, например, на пиодах обеспечивается малая задержка в распространении сигнала переноса, что в свою очередь обеспечивает высокое быстродействие соответствующего сумматора.

Формула изобретения

Устройство для формирования сквозно.го переноса в параллельном сумматоре, каждый i-ый разряд устройства содержит элементы И и ИЛИ, причем вхопы ep:ã.ro элемента И подключены к входам прямых значений операндов данного разряда устройства, а выход — к первому входу первого элемента ИЛИ, о т л и ч а ю=щ е е с я тем, что, с целью увеличения быстродействия устройства, каждый

-ый разряд его дополнительно содержит второй элемент И, (i -1) элементов

HJIH и () - i) элементов НЕ, причем, другие входы первого элемента ИЛИ через элементы HE соединены с выходами других элементов ИЛИ, первые входы

/ каждого иэ которых подключены к выходу второго элемента И, к входам которого подключены входы инверсных значений

Г -го разряда операндов устройства, вт ърые входы третьего- 3 -го элементов

ИЛИ соединены с выходами сквозного переноса предыдущего разряда устройства, а выхопы второго -1 -го элементов ИЛИ соединены с входами сквозного переноса последующего разряда устройства, второй и третий входы второго элемента ИЛИ подключены к входам инверсных значений предыдущего разряда операндов устройства.

Источники информации, принятые во внимание при экспертизе:

1. Авторское суипетельство СССР

i¹ 147366, М. Кл. Q 06 Р 7/50, 1961

2. Авторское свидетельство СССР № 224903, М. Кл Су 06 Р 7/50, 1964.

3, Авторское свидетельство СССР

¹ 432497, М. Кл Q 06 V 7/50, 1 972.

Устройство для формирования сквозного переноса в паралленом сумматоре Устройство для формирования сквозного переноса в паралленом сумматоре 

 

Похожие патенты:

Изобретение относится к автоматике и вычислительной технике и может быть использовано в дискретных автоматах для сложения - вычитания чисел, кодируемых трехуровневыми сигналами по ортогональным составляющим функций Попова

Изобретение относится к цифровой связи, автоматике и вычислительной технике и может быть использовано при реализации параллельных выделителей канальных цифровых сигналов, устройств сигнализации и устройств для подсчета количества единиц в двоичной комбинации

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении универсальных и специализированных управляющих устройств, а также вычислительных устройств

Изобретение относится к области автоматики и вычислительной техники и может быть использовано в дискретных автоматах для сложения-вычитания чисел, кодируемых трехуровневыми сигналами по ортогональным составляющим функций Попова

Изобретение относится к вычислительной технике, в частности к способам суммирования чисел, и может быть использовано при построении арифметических устройств ЭВМ для повышения их быстродействия

Изобретение относится к электронике и предназначено для использования в сумматорах чисел в двоичном представлении

Изобретение относится к вычислительной технике и может быть использовано при проектировании вычислительных узлов в составе специализированных БИС на основе МОП транзисторов

Изобретение относится к электронике и предназначено для использования в сумматорах чисел в двоичном представлении

Изобретение относится к техническим средствам информатики и вычислительной техники и может быть использовано в высокоскоростных арифметико-логических устройствах, в том числе для вычисления быстрого преобразования Фурье и сверток по методу Винограда
Наверх