Цифровой спектроанализатор

 

г . ° 1 ц юг - д=.-. г i»634289

Сокзэ Советских

Со щиалистимеских

Республик

ОП ИСАНИЕ

И ЗОБРЕТЕ Н ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свил-ву(22) Заявлено28.10.76 (21) 2415651/18-24 с присоединением заявки ¹ (23) Приоритет (43) Опубликовано 25,11 78.Бюллетень №43 (45) Дата опубликования описания 23. <1 ..78 2 (51) М. Кл.

Сг 06 1.= 15/36

Cj 01 К 23/00

Государственный комнтет

Совете Мнннстров СССР оо делам изобретений н открытий (53) УДК 681.3 (088.8) Ю, Б. Иванов и А. 3. Дягин (72) Авторы изобретения (71) Заявитель (54) Ш1ФРОИОЙ СПЕКТРОАНА/IH ЗАТОР

Изобретение относится к цифровой измерительной технике и предназначено, в частности, для использования в аппаратуре опознавания речевых образов.

Известен цифровой спектроанализатор (1), содержащий сумматоры, блоки памяти, коммутатор.

Недостатком известного устройства являются большие затраты оборудования.

Наиболее близким по сущности техническим решением задачи является цифровой спектроанализатор (2), содержащий блок синхронизации, первую постоянную память, блок умножения, две буферные памяти, блок выработки адреса, первый сумматор, блок вычисления спектральных коэффициентов, три элемента И, выход первой постоянной памяти и первый вход спектроанализатора соединены со входами блока умножения, выход первого сумматора соединен с первыми входами первого и второго элементов И, выход первого элемента И .соединен с входом блока вычисления спектральных коэффициен- 2о тов, выходы второго и третьего элементов И объединены и соединены с первым входом первой буферной памяти, выход которой соединен с первыми входами третьего элемента И и первого сумматора, второй вход которого соединен с выходом второй буферной памяти, первый вход которой соединен с первым выходом блока синхронизации, вторым входом первой буферной памяти и первым входом блока выработки адреса, выход и второй вход которого соединены соответственно со входом первой постоянной памяти и вторым выходом блока синхронизации, вход которого соединен со вторым входом .спектроанализатора.

Недостатком известного спектроанализатора является недостаточная точность в результате одинаковой полосы пропускания для всех фильтров.

Целью изобретения является повышение точности.

Поставленная цель достигается тем, что в него введены вторая постоянная память, второй сумматор, коммутатор и группа элементов И, причем выходы блока вычисления спектральных коэффициентов соединены с первыми входами соответствующих элементов И группы, вторые входы которых соединены с выходом второй постоянной памяти, 634289

Формула изобретения

55 первым входом коммутатора и третьим входом блока выработки адреса, третьи входы элементов И группы соединены с третьим выходом блока синхронизации, четвертый выход которого соединен со вторым входом коммутатора, выход которого соединен с третьим входом первой буферной памяти и вторым входом первого элемента И, пятый выход блока синхронизации соединен со вторыми входами второго и третьего элементов И и второй буферной памяти, третий вход которой через второй сумматор соединен со своим выходом и с выходом блока умножения, входы второй постоянной памяти соединены с шестым выходом блока синхронизации и третьим входом спектроанализатора, выходы элементов И группы соединены с выходом спектроанализатора.

Блок-схема спектроанализатора приведена на чертеже. Спектроанализатор содержит блок 1 синхронизации, блок 2 умножения, постоянные памяти 3, 4, буферные памяти 5, 6, сумматоры 7, 8, блок 9 выработки адреса, коммутатор 10, блок 11 вычисления спектральных коэффициентов, элементы

1?, 13, 14 И, группа элементов 15 И.

Спектроанализатор работает следующим образом.

Импульсами с блока синхронизации 1 осуществляется запуск блока выработки адреса 9 постоянной памяти 3, откуда соответствующие значения синусоидальной и косинусоидальной функций поступают на первый вход блока умножения 2, на второй вход которого подаются значения анализируемого сигнала в цифровой форме. На выходе этого олока формируются пары чисел

X„„= A„nina„,, и Y„„= А„сова„„которые через сумматор 8 поступают в буферную память 6.

В буферной памяти 6 происходит накопление сумм ХХ„„и XYÄÄ. На определенном этапе блок 1 открывает элемент И 13 и

ЕK.„и ZY.,.. передаются из буферной памяти

6 через сумматор 7 в буферную память 5.

При этом ячейки буферной памяти 6 обнуляются, вследствие чего процесс накопления в ней начинается ".íà÷àëà. С помощью элемента И 14 информация буферной памяти 5 циркулирует без изменения до окончания следующего цикла накопления ZX„, и ХУ °

В памяти 6. Длительность цикла накоплений определяется в результате опроса блоком 1 памяти 4, в которую перед началом анализа вводится информация о полосе пропускания каждого из воспроизводимых фильтров. Через коммутатор 10 управляющие сигналы блоков 1 и 4 открывают элемент И 12 и результат сложения на сумматоре 7 содержимого соответствующих ячеек блоков памяти

5 и 6 вводится в блок вычисления спектральчых коэффициентов 11.

Содержимое памяти 6 переписывается через сумматор 7 и элемент И 13 B память 5, 5

?5

4 память 6 обнуляется и цикл работы начинается заново.

Блок вычисления спектральных коэффициентов 11 осуществляет возведение в квадрат поступающих в него сумм по каждому из фильтров, суммирование квадратов и вычисление квадратного корня из полученной суммы. Результаты полученных вычислений суммируются по каждому из фильтров.

По окончании времени анализа, определяемого блоком синхронизации 1, им формируется разрешающий сигнал, поступающий на входы элементов И 15. При этом происходит полный опрос памяти 4 и формирование импульсов, поступающих через коммутатор 10 на управляющие входы соответствующих элементов И 15. Каждый из элементов И 1" подключен к выходам блока вычисления спектральных коэффициентов 11 таким образом, что при их отпирании имитируется операция сдвига числа на выходе этого блока. При этом для фильтров, для которых была определена наиболее узкая полоса пропускания, производится считывание полного числа с выхода блока вычисления

cIõêTðÿëüHûõ коэффициечтов 11, для фильтров, для которых полоса пропускания была вдвое шире, при считывании с выхода блока вычисления спектральных ",îýôôèöèåíтов 11 отбрасывается старший двоичный разряд; для остальных фильтров отбрасываются два старших разряда. Таким образом, компенсируется разница в объеме накоплений по каждому из фильтров, выполненных блоком вычисления спектральных коэффициентов 1! в процессе работы анализатора.

Наличие в анализаторе двух vîñëeä0вательно включенных блоков буферной г;амяти 5 и 6 обеспечивает требуемое сглаживание результатов измерения.

Таким образом, в предложечном анализатопе достигается Возможность варьирования полосы пропускания фильтров уже в процессе выполнения анализа входного сигнала, что повь1шает точность анализа и позволяет получать результаты анализа в реальном масштабе времени.

1Хиф1ровой спектроанализатор., содержащий блок синхронизации, первую постоянную память, блок умножения, две буферные памяти, блок выработки адреса, первый сумматор, блок вычисления спектральных коэффициентов, три элемента И, выход первой постоянной памяти и первый вход спектроанализатора соединены со входами блока умножения, выход первого сумматора соединен с первыми входами первого и второго элементов И, выход первого эл мента

И соединен с входом блока вычисления спектральных коэффициентов, выходы второго и

34289

6 о третьего элементов И объединены и соединены с первым входом первой буферной памяти, выход которой соединен с первыми входами третьего элемента И и первого сумматора, второй вход которого соединен с выходом второй буферной памяти, первый вход которой соединен с первым выходом блока синхронизации, вторым входом первой буферной памяти и первым входом блока выработки адреса, выход и второй вход которого соединены соответственно со входом первой постоянной памяти и вторым выходом блока синхронизации, вход которого соединен со вторым входом спектроанализатора, отличаюшийся тем, что, с целью повышения точности, в него введены вторая постоянная память, второй сумматор, коммутатор и группа элементов И, причем выходы блока вычисления спектральных коэффициентов соединены с первыми входами соответствуюших элементов И группы, вторые входы которых соединены с выходом второй постоянной памяти, первым входом коммутатора и третьим входом блока выработки

6 адреса, третьи входы элементов И группы соединены с третьим выходом блока синхронизации, четвертый выход которого соединен со вторым входом коммутатора, выход которого соединен с третьим входом первой буферной памяти и вторым входом первого элемента И, пятый выход блока синхронизации соединен со вторыми входами второго и третьего элементов И и второй буферной памяти, третий вход которой через второй сумматор соединен со своим выходом и с выходом блока умножения, входы второй постоянной памяти соединены с шестым выходом блока синхронизации и третьим входом спектроанализатора, выходы элементов

И группы соединены с выходом спектроанализатора.

Источники информации, принятые во внимание при экспертизе:

1. Авторское свидетельство СССР

Л 428389, кл. G 06 F 15/36, 1972.

2. Байли, Андерсон «Цифровой полосный вокодер», Зарубежная радиоэлектроника, Мо 7, !971.

Составитель А. Дягин

Редактор А. Садомов Техред С. Луговая Корректор С. Шекмар

Закан 6763 47 Тираж 784 Подписное .1НИИПИ Государственного комитета Совета Министров СССР во делам изобретений и отк р ь|т и й

1 l 3035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП «.Патент», г. Ужгород, ул. Проектная, 4