Счетчик с регулируемым коэффициентом пересчета

 

Союз Советских

Социалистических

Республик

ОПИСАНИЕ

ИЗОБРЕТЕН И Я

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

<>635624 (61) Дополнительное к авт. спид-ву— (22) Заявлено 21.07.76 (21) 2392124 18-21 (51) Ч.Кл.-" Н 03 К 23,24 с присоединением заявки X—

Государственный комитет (23) Приоритет— (43) Опубликовано 30.11.78. Б|оллетень ЪЪ 44 (45) Дата опубликования описания 19.12.78 по делам изобретений и открытий (53) УДК 621.374.32 (088.8) (54) СЧЕТЧИК

С РЕГУЛИРУЕМЪ|М КОЭФФИЦИЕНТОМ ПЕРЕСЧЕТА

Изобретение относится к автоматике и вычислительной технике и может найт.. применение в схемах таких устройств, .как цифровые таймеры, множители-делители, синтезаторы частоты.

Известен счетчик с регулируемым коэффициентом пересчета, содержащий двоичный синхронный счетчик, дополнительный триггер,,шины данных управления коэффициентом пересчета, схему управления коэффициентом пересчета, схему совпадения (1l.

Однако быстродействие этого счетчика ограничивается временем, переключения дополнительного триггера, задержкой "HI íàла с выхода дополнительного триггера на схеме управления коэффициентом пересчета и временем установления триггеров двоичного счетчика в начальное состояние.

Известен также счетчик с регулируемым коэффициентом пересчета, содержащий синхронный двоичный счетчик, дополнительный триггер, шины данных управления коэффициентом пересчета, схему совпадения, схему управления коэффициентом пересчета.

Выходы разрядов синхронного д воично"о счетчика подключены ко входам дополнительного триггера через схему совпадения, а выход дополнительного триггера соединен с установочными входами синхронного двоичного счетчика через схему управления коэфф щнептом лересчета. Работа счетчика начинается 3 станоькой двоичного счетчика .в начальное состояние. После,прихода определенного числа счетных импульсов счетчик достигает максимального состояния, срабатывает схе тa совпадения, переключая дополнительный триггер. Сигнал с выхода дополнительно;.о триггера устанавливает двоичный счетчик в начальное состояние. Установка двоичного счетчи:ка в начальное состояние производится путем переключения триггеров двоичного

15 счетчика по установочным входам триггеров (2j

Недо таткам известного устройства является меньшее, по сравнсншо с двоичным синхронным счетчиком, быстродействие, 20 которое ограничивается временем переключения дополнительного триггера, задержкой срабатывания схемы управления коэффициенто I пересчета и времени установления триггеров счетчика .в начальное состояние.

25 Целью изобретения является повышение быстродействия счетчика с регулируемым коэффициентом пересчета.

Для достижения поставленной цели в счетчик с регулируемым коэффициентом пеЗО ресчета, содержащий синхронньш двоичный

635624

5 0

F ==—

1 — +т

40

50

65 с 1етчик, выходы разрядов которого подключены .ко входам дополнительного триггера, дополнительный триггер, шины дапнь:; управлешгн коэффициентом пересчета, и каждый, разряд синхронного двоичного счетчика ввсчен элемент И--ИЛИ с трсмя структурами И, прямой, выход триггера разряда соединен с первыми входамп HL})вой и второй структуры И, инве1рсный выход триггеры разряда со:липеи с первым входом третьей структуры И, соответствующая шипа данных управления коэффициентом пересчета соединена со вторым входом второи структуры И, соответствующая шина инверсных данных — со вторым входом третьей структуры И, прямой выход дсн.олнптельного триггера соединен со вторымн входамн первых структур И всех разрядов, а инверсный выход дополнительно.о триггера — с третьими входами третьих структур И всех разрядов.

На чертеже 1приведсна схема прсдлагасмо;о счетчика.

Счетчик с регулируемым коэффициентом,пересчета состоит из синхронного двоичного счетчика, каждый разряд которого содержит 1К-триггер 1 и элемент И вЂ” ИЛИ

2 с тремя структурными И, из дополнительного 1К-триггера 8 и шпн управления коэффициентом пересчета 4.

Выходы элементов И вЂ” -ИЛИ 2, являющиеся выходами разрядов синхронного счетчика, соединены со входами дополнительного триггера 8. В каждом разряде ,прямой выход 1К-триггера 1 соединен с первыми входами первой,и второй стру1ктуры И элемента И вЂ” ИЛИ 2, инверсный выход 1К-триггера 1 соединен с первым входом третьей структуры И. Соответствующая данному разряду шина управления коэффициентом пересчета 4 соединена со вторым входом второй структуры И, а ее инверсия — со вторым входом третьей структуры И, прямой выход дополнительного триггера 8 соединен со вторыми входами первых структур И элементов И вЂ” ИЛИ .всех разрядов, а инверсный, выход дополнительного триггера 8 соединен с третьим входом третьих структур И элементов И вЂ” ИЛИ всех разрядов, Устройство работает следующим образом.

В исходном состоянии на прямых выходах триггеров 1 и 8: Q1, Яъ Яз, Q4 — находятся «нуль», а коэффициент пересчета

2(К+1) вводится путем установки двоичного кода числа К иа входах шин управления коэффи циентом пересчета 4.

При этом потенциалы на прямом и инверсном выходах Q4 и Q4 дополнительного триггера 8 и шинах управления коэффи1циентом пересчета 4 «разрешают» прямой выход триггера 1 и «запрещают» инверсный выход или «разрешают»,инверсный выход Рпиггl и l 11 <<за п11Р11!Я1<1т» ппЯмйй R1 1

Элементы И вЂ” ИЛИ 2 коммутируют триггеры 1 1по «разрешенным» выходам .по схеме синхронного двоичного счетчика. На выходах счетчика с регулируемым коэффициентом пересчета, т. е. на выходах элементов

И вЂ” ИЛИ 2 находится число 7 — К в двоичном коде — .начальное состояние (для случая трех триггеров 1). После прикола К-го счетного импульса на «разрешенных» выходах триггеров 1 и на выходах элементов

И вЂ” ИЛИ 2 находятся «едпницы». После прихода К,1 счетного импульса переключаются в е триггеры 1 и 8 и триггер 8 своим

«единичным» потенциалом на прямом .выходе 4 «разрешает» прямые выходы Q1 — Q> триггеров 1 и «запрещает» инверсные

Q1 — Q3. В это время па прямых выходах триггеров 1 Q1 — -Q,, находится число 7 — К в двоичном коде. Элементы И вЂ” ИЛИ 2 коммутируют триггеры 1 по прямым выходам

Q1 — Qq по схеме синхронного -laoè÷íoão счетчика и на выходах элементов И вЂ” ИЛИ

2 находится число 7 — К в двоичном коде начальное состояние. После прихода 2К+1го счетното,импульса на прямых выходах триггеров 1 и 8 и на выходах коммутирующих схем находятся «единицы». После,прихода 2К+2 счетного импульса триггеры 1 и 8 переключаются в состоянп «нуль» исходное состояние. При этом по выходу Q1 ведется пересчет на 2, а по выходам элементов ИЛИ 2 и триггера 8 Q1 ведется пересчет на 2(К+1).

Предельная частота поступления счетных импульсов на вход быстродействующего счетчика где f1 — предельная частота синхронного двоичного счетчика на 1К-триггерах; — задержка сигнала на элементе

И вЂ” ИЛИ.

Использование предла гаемого счетчика в схемах цифровых устройств позволит повысить быстродействие этих устройств.

Формула изобретения

Счетчик,с регулируемым коэффициентом пересчета, содержащий синхронный двоичный счетчик, дополнительный тр,иггер, шины данных управления, коэффициентом пересчета, выходы разрядов синхронного двоичного счетчика, подключены iKO входам дополнительного триггера, о тл и ч а ющ,и и с я тем, что, с целью повышения быстродействия, в каждый разряд синхронного двоичного счетчика введен элемент

И вЂ” ИЛИ с тремя структурами И, прямой выход триггера разряда соединен с первыми входами первой и второй структуры И, инвеосный выход тпиггепа пазояла соеди635624

Составитель Ранов

Редактор Н. Коляда

Техред О. Тюрина

Корректор И. Симкина

Заказ 853;1263 Изд. №751 Тираж 1045 Подписное

НПО Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Тип. Харьк. фил. пред. «Патент> нен с первым входом третьей структуры И соответствующая шина данных управления коэффициентом пересчета соединена со вторым входом второй структуры И,,соответствующая шина инверсных данных управления — со вторым входом третьей структуры И, прямой выход дополнительного триггера соединен со вторыми входами первых структур И iBcex разрядов, а инверсный выход дополнительного триггера — с третьими входами третьих структур И всех разрядов.

Источи:ьки информации, принятые во

5 внимание,прп экспертизе:

1. Каталог «Signetics digital, linear, МОЬ Applications», 1974, с. 3 — 91, фиг. 27.

2. Гутнпков В. С. Интегральная электроника в измерительных приборах, Л,, 1974, 10 с. 86, рис. 43.