Делитель частоты с любым целочисленным коэффициентом деления

 

Союз Советских

Социалистических

Республик

ОП ИСА

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свил-ву(22) Заявлено 06.12.76 (21) 2425621/18-21 с присоединением заявки №(23) Приоритет— (43) Опубликовано15.09.78.рюллетень № 34 (46) Дата опубликования описания 03.08.78

2 (51) М. Кл.

Н 03 К 23/00

Гасударстееннмй намнтет

Саватв Мнннстрав СССР

IIo делам нзабретеннй н етнрмтнй (53) УДК 621.374.44 (088.8) В, Л, Соловьев, P. Я. Скворцова, Л, М. Добрынин и В. H. Морозов (72) Авторы изобретения (71) Заявитель (54) ДЕЛИТЕЛЬ ЧАСТОТЫ С ЛЮБЫМ БЕЛОЧИСЛЕННЫМ

КОЭФФИБИЕНТОМ ДЕЛЕНИЯ

Изобретение относится к измерительной и вычислительной технике и может быть применено в устройствах обработки информации и преобразовании цифровых данных в аналоговые сигналы. 5

Известен делитель частоты с любым целочисленным коэффициентом деления, содержащий счетчик импульсов дешифра1 тор и блок формирования импульсов (1), Данное устройство не обладает достаточной надежностью.

Наиболее близким по технической сущности и достигаемому результату является делитель частоты,. содержащий два вен- 15 гиля и инвертор, входы которых подключены к входной шине, выход первого вентиля соединен с счетным входом двоичного счетчика, выход второго вентиля — с егошиной сброса,,выходы триггеров ко- 20 торого, соответствующие заданному коэффициенту деления, подключены к входам дешифратора, и триггер управления, его выходы соединены с управляющими входами вентилей 2).

Однако в известном устройстве лю бая неисправность в цепях шины сброса счетчика приводит к изменению заданного коэффициента деления.

Бель изобретения — повышение надежности работы устройства.

Поставленная цель достигается тем, что в предлагаемый делитель частоты с любым целочисленным коэффициентом деления введен дополнительный дешифратор, входы которого соединены с нулевыми выходами триггеров двоичного счетчика, выход инвертора подключен к входам дешифраторов, выходы последних соединены с входами триггера управления.

На чертеже представлена структурная электрическая схема предлагаемого де лителя частоты с любым целочисленным коэффициентом деления.

Делитель с любым целочисленным коэффициентом деления (K6 2") содержит инвертор 1, триггер 2 управления, единичный вход которого соединен с выходом дешифратора 3, а нулевой вход — с выходом дополнительного дешифратора

62437 1.

4 нулевого состояния, двоичный счетчик 5, состоящий иэ 11 разрядов последовательно включенных счетных триггеров, имеющих общую шину сброса. Входная шина 6 делители частоты соединена с инвертором 1 и вентилями 7 и 8, а управляющие входы последних — с нулевым и

:единичным выходами триггера 2 управления. Выход вентиля 7 подключен к счетному входу первого разряда счетчика 5, выход вентиля 8, являющийся выходом 9 делителя, соединен с шиной сброса счет чика 5.

Рассмотрим работу устройства для случая К 15 (при этом число разрядов счетчика И; 4).

Предположим, что триггер 2 управления находится в состоянии "О В этом случае вентиль 7 оказывается открытым, а вентиль 8 — закрытым; Положительные счетные импульсы со входной шины

6 делителя проходят через вентиль 7 на вход -счетчика 5. Происходит процесс заполнения счетчика 5 входными импульсами. С выхода инвертора 1 в паузе между входными импульсами, когда переходные процессы в асинхронном двоичном счетчике, связанные с последовательным переносом, закончены, подается разрешение на дешифраторы 3 и 4.

Как только на счетчике 5 наберется код, равный 14 (К вЂ” 1), включится дешифратор 3 и по разрешению с выхода инвертора 1 (в паузе между 14-ым (К вЂ” 1) и 15-ым (К) входными импульсами) происходит установка триггера 2 в состояние 1», что приводит к запиранию вентиля 7 и открыванию вентиля 8, Очередной 15-ый (К-ый) входной им— пульс проходит через вентиль 8 и поступает на выход 9 делителя, одновременно устанавливая все разряды счетчика 5 в состояние 0 ° После того, как все разряды счетчика 5 сбрасываются в состояние 0", включается дополнительный дешифратор 4 и в паузе между входными импульсами устанавливается триггер 2 управления в состояние "О», в результате запирается вентиль 7. 16-ый (К+

+1- ый) и следующие за ним входные импульсы зап олняют счетчик 5 до м омеита включения дешифрат ора 3. В результате непрерывной работы делителя каждый 15-ый (К-ый) импульс выделяется иэ последовательности входных импульсов и поступает на выход 9 делителя, производя обнуление всех разрядов сче тчика.

Фоомула изобретения йелитель частоты с любым целочисленным коэффициентом деления, содержащий два вентиля и инвертор, входы которых подключены к входной шине, выход первого вентиля соединен со счетным входом двоичного счетчика, выход второго вентиля — с его шиной сброса, выходы триггеров которого, соответсвуюшие заданному коэффициенту деления, подключены ко входам дешифратора, и триггер управления, выходы последнего соединены с управляющими входами вентилей, о т л и ч а юш и и с я тем, что, с целью повышения надежности работы устройства, в него введен дополнительный дешифратор, входы которого соединены с нулевыми выходами триггеров двоичного счетчика, выход инвертора подключен к входам дешифраторов, выходы этих дешифраторов соединены с входами триггера управления, Источники информации, принятые во вйимание при экспертизе:

1. Авторское свидетельство СССР

N 337948, кл. Н 03 К 23/02, 1970.

2. Авторское свидетельство СССР

No 347927, кл. Н 03 К 23/GO, 1970.

IIHHHpH Заказ 5204/47

Тираж 1087 Подписное филиал ППП «Патент, r. Ужгород, ул. Проектная, 4