Преобразователь двоичного кода в двоично-десятичный

 

ОЛИСАп ИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советским

Социапистичесиии

Республик

<>637808 (6l) Дополнительное к авт. свид-ву— (22) Заявлено 15,0274 (21} 1998363/18-24 с присоединением заявки РЙ— (23) Приоритет— (43) Опубликовано15.12.78. Бюллетень % 46 (45) Дата опубликования описания 15.1278 (Sly N. Кл.

G06 F 5/02

Государственный комитет

Совета Министров СССР по делам изобретений и открытий (53} УДК681.325 (088.8) (71), Заявитель

{54) ПРЕОБРАЗОВАТЕЛЬ ДВОИЧНОГО КОДА В

ДВОИЧНО-ДЕСЯТИЧНЫЙ

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении преобразователей кодов.

Известен преобразователь двоичного Ь кода в двоично-десятичный, содержащий двоично-десятичный сумматор, регистр двоичного числа, преобразователь младших ра-рядов, входы которого соединены с выходами младших разрядов регист-t0 ра двоичного числа, и преобразователь старших разрядов, входы которого соединены с выходами старших разрядов регис .ра двоичного числа, выходы пре-. образователей соединены со входами двоично-десятичного сумматора (1) .

Однако известный преобразователь характеризуется большой сложностью.

Наиболее близким к изобретению техническим решением является преобра- 20 зователь, содержащий регистр двоичного числа, распределитель импульсов, шифратор, двоично-десятичный сумматор, элементы И, первый вход каждого из которых соединен с соответствующим выходом регистра двоичного числа, а выход — c соответствующим вхо- дом шифратора, выходы которого сое динены со входами двоично-десятичного сумматора (2J. Это устройство 80 имеет относительно низкое быстродействие, связанное с последовательным опросом разрядов двоичного числа.

Цель изобретения состоит в повышении быстродействия.

В описываемом .преобразователе это достигается тем, что в нем элементы И,первые входы которых соединены с теми разрядами регистра двоичного числа, двоично-десятичные эквиваленты которых не имеют единиц в одних и тех же разрядах двоичнодесятичного числа, объединены в группы, причем вторые входы элементов И каждой группы соединены с соответствующими выходами распределителя импульсов.

На чертеже показана блок-схема описываемого преобразователя.

Он содержит распределитель 1 импульсов, элементы И 2, регистр 3 двоичного числа, двоично-десятичный сумматор 4, шифратор и группы элементов И, Импульсы, последовательно поступающие с выходов распределителя 1 на входы элементов И 2, приводит к появлению выходных импульсов у тех элементов, на входах которых присут" ствует сигнал логической единицы, 637808 поступающий с выходов регистра 3.

Получаемые, таким образом, импульсы подаются на входы шифратора, с выходов которого получают двоично- десятичный код суммы, опрошенных данный такт двоичных разрядов.

Система элементов И 2 позволяет производить опрос восемнадцати разрядов двоичного кода эа девять тактов.

Приведенная таблица, поясняет принцип выбора двоичных разрядов с группы параллельного опроса. В группу опрашиваемую параллельно, объединены те двоичные разряды, эквиваленты которых не имеют совпадающих единич в двоичнодесятичных кодах.

Пользуясь этим принципом построения преобразователя можно осуществлять преобразование двоичного кода эа число тактов, меньшее числа разрядов преобразуемого двоичного кода.

1ч

Ф

10 CO

Р ) Ф а о ю <ч

l I

l I ! 2 I ! I

1 " цо о@

Х Ч I

Г о о Х

Д Е

I лоЦ ало

1О ЦК

637808 чф л сч О

СЧ Ч ф » »

<Ч . 1Ч

637808

Формула изобретения

Составитель М.Аршавский

Редактор Л.Тюрина Техред З.Фанта Корректор Д.Мельниченко

Заказ 7107/39 Тираж 784 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д.4/5

Филиал ППП Патент, г.Ужгород, ул.Проектная,4

Преобразователь двоичного кода в двоично-десятичный, содержащий регистр двоичного числа, распределитель импульсов, шифратор, двоично-десятичный сумматор, элементы И, первый вход 5 каждого из которых соединен с соответствующим выходом регистра. двоичного числа, а выход - с соответствующим входом шифратора, выходы которого соединены со входами двоично-десятич- щ ного сумматора, о т л и ч а ю щ и йс я тем, что, с целью увеличения быстродействия преобразователя, в нем элементы И, первые входы которых соединены с теми разрядами регистра двоичного числа, двоична-десятичные эквиваленты которых не имеют единиц в одних и тех же разрядах двоично-десятичного числа, объединены в группы, . причем вторые входы элементов И каждой группы соединены с соответствующими выходами распределителя импульсов.

Источники информации, принятые во внимание при экспертизе:

1. Авторское свидетельство СССР

Р 217708, кл. 606 Е 5/02, 1969.

2.Сухомлинов М.N. и Выхованец В.Н.

Преобразователи кодов чисел, Киев, Техника, 1965, с.55-59, рис.7.