Преобразователь кодов из системы остаточных классов в полиадический код

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (6l) Дополнительное к авт. свид-ву— (22) Заявлено 22.07.77 (21) 2510220/18-24 с присое)гниением заявки И— (2о) Приоритет—

{43) Опубликовано 151278.оюллетень №46 (51) М. Кл.

Ct 06 Г 5/02

Государственный комитет

Совета Министров СССР по делаи изобретений и отврытий (стз) УДК 681, 325. 53 (088.8) (45) Дата опубликования описания 15.12.78 (72) Авторы изобретении

Ю.Д.Полисский и И.Г.Фактрович (71) Заявитель

Научно--исследовательский и опытно-конструкторский институт автоматизации черной металлургии (54) ПРЕОБРАЗОВАТЕЛЬ КОДОВ ИЭ СИСТЕМЫ ООТАТСЧПЫХ

КЛАССОВ В ПОЛИАДИЧЕСКИЙ

КОД

Изобретение относится к вычисли1тельной технике и предназначено для преобразования кодов.

Известен преобразователь кода из системы остаточных классов в полиади- 5 ческий код, содержащий входной и выходной регистры, блок хранения констант, сумматоры, формирователи переносов, анализатор модульной су в ы и . элементы И, ИЛИ 1) . Однако известное устройство имеет большое количество оборудования. Наиболее близким к изобретению техническим решением яв= ляется преобразователь кодов из системы остаточных классов в полиадический код, содержащий и входных и П выходных регистров по основаниям системы остаточных классов Р; (i.=1,2... п ), (й — 1) сумматоров и (rl-1) шифраторов по .основаниям Р;, выход первого входного регистра соединен со входом первого выходного регистра и с первыми входами сумматоров, вторые входы которых подсоединены к выходам соответствующих входных регистров, входы выходных2 регистров, начиная со второго, подключены к выходам соответствующих шифраторов $2). Это устройство характеризуется невысоким быстродействием, обусловленным тем, что для определения, -r o коэффициента полиадического кода необходимо выполнять две операции: вычитание и деление (умножение на формально обратную величину). Для определения коэффициентов полиадического кода с помощью этого устройства необходимо затратить в наихудшем случае 2 (й -1) модульных операций.

Целью изобретения является повышение быстродействия. В описываемом преобразователе это достигает-я тем, что он содержит верхнюю треугольную матрицу из (П -1) строк и (11-1) столбцов функциональных преобразователей по основаниям Р,входы функциональных преобразователей первой строки соединены с выходами соответствующих сумматоров, в каждом столбце первый вход функционального преобразователя каждой строки, начиная со второй, соединен с выходом функционального преобразователя предыдущей строки, вторые входы функциональных преобразователей каждой строки, начиная со второй, соединены с выходами соответствующих функциональных преобразователей предыдущей строки и со входами соответствующих шифраторов по основаниям Р .,н ) сумматоров и (l1 1) шифраторов по основаниям Р„, выход первого входного регистра соединен со входом первого выходного регистра и с первыми входами сумматоров, вторые входы которых подсоединены к выходам соответствующих входных регистров, входы выходных регистров, начиная со второ го, подключены к выходам соответствую. щих шифраторов, о т л и ч а ю щ и и с я тем, что, с целью повышения быстродействия, он содержит верхнюю треугольную матрицу иэ (П -1) строк и (ll-1) столбцов функциональных преобразователей по основаниям Р;, входы функциональных преобразователей первой строки соединены с выходами соответствующих сумматоров, в каждом столбце первый вход функционального преобразователя каждой строки, начиная со второй, соединен с выходом функционального преобразователя предыдущей строки, вторые входы функциональных преобразователей каждой строки, начиная со второй, соединены с выходами соответствующих функциональных преобразователей предыдущей строки и со входами соответствующих шифраторов по основаниям Р;

Источники информации, принятые во внимание при экспертизе:

1. Авторское свидетельство СССР

9 328448, кл. g 06 V 5/02, 1972.

2. Торгашев В.A. Применение корректирующих кодов для повышения надежности цифровых вычислительных машин.

Диссертация, ЛИАП, 1967, с.123-146.

< З- 1

-ж юз,, (з,1 °

ЗО

4!1 124312412 Э 4

К моменту включения схемы код Ф1, для которого необходимо выработать полиадическое представление, записан во входных регистрах 1. После включения устройства в сумматорах 2 вырабатывается значение

l 2 +1(p 7!+3 о 1lp "I@ j 1Ip

72 3 3 которое в унитарном коде поступает на вход функциональных преобразователей 3. .Значени сс1 перезаписывается из входного регистра 1 в выходный регистр 6.

Функциональные преобразователи 3 ф.1- 011 реа77ивовввают еуакаив7

1-1

8 637809 ф

Иа чертеже показана блок-схема функциональные преобразователи 4 перописываемого преобразователя. вой строки матрицы реалиэовывают функОн содержит ll входных регистров 1, П 2 сумматоры 2 функциональные преобразо- ции Х; — 7, Р;=Х<» функциональ» ватели 3, функциональные преобразова- 2 " тели 4, шифраторы 5, и Iff выходных ре- ные преобразователи 4 второй строки гистров б. 5 матрицы реалиэовывают функции устройство использует следующий ), m о и и еобразования чисел „з COK (У, (Р;(Р;-Х <т фУкЦиональные в полиадический код. (.„-р, ((Ф " 1-1

Пусть положительные простые числа преобразователи 4 (11-3) -й строки матР Р A ... Р Р -модули системы, 10 рицы реалиэовывают функцию

fTl

<, f»f < ... К „... а „-наименьшие 7»-4 я-1 положительные остатки от деления числа (PIl п= n.

A на основания системы Р .. п-1

Представление числа А диапазона Полученные значения полиадического

О а А Р„ Р ... r» = Р в виде 18 кода перезаписываются в выходные

A =e1+п1 Р +...щ»1Р ... Рп 1 называется регистры 6. полиадическим, а числа щ1, п1, ° П1д — коэффициентами полиадического кода Формула изобретения

X< (Ajp,=/Щ аЩ, Р +...»»»Р Р,.;Д ф

М.Р - 1IVi ™-й

Преобразователь кодов иэ системы остаточных классов в полиадический

162-С7 . 1(1Р= 1 2 2 код, содержащий П входных и П выход р, ных регистров по основаниям системы

/< l> 1 1 ЩР1 ЩР1 Р2/Ра

25 остаточных классов Р; (» =1,2... П ), рз (