Арифметическое устройство

 

О П И С А Н Н Е (ц ф41ффу

ИЗОБРЕТЕН ИЯ

Н АВТОРСКОМУ .СВНДЙЯЙЬСТВУ (61) Дополнительное к авт. свид-ву

Союз Советских

Соцмапмстнческих, Республик (51) M. Кл.

GG6 F 7/38 (22) Заявлеио07Л5.76 (21) 2358733f18-24 с арисоединенйем заявки №

Гащдаретвенкьй кемпа есср пе делам юИриттви

H OTKPblYiIf4 (23) Приоритет

Опубликовано05.О1.79.Бюллетень № 1

Дата опубликования описания 07.01.79 (53) УДЫ 681,325 (088.8)

В, И. Жабин, В. И. Корнейчук, В. П. Тарасенко н А Д Щербина г

Е о

Киевский ордена Ленина политехнический инфгитут имени 50 петин Великой Октябрьской социйистнчеЫаой; р сиюци (72) Авторы изобретения (73) Заявитель (54) АРИФМЕТИЧЕСКОЕ УСТРОЙСТВО

Изобретение относится к области вычислительной техники и может быть использовано при построении специализированных арифметических устройств с аппаратной реализацией алгоритмов вычисления дробнорациональных функций.

Известно арифметическое устройство, содержащее блок управления, регистры операндов, сумматоры, элементы И, регистр результата 11).

Известное устройство обладает низким быстродействием и позволяет вычислять только функции вида Х у

i .Наиболее близким по технической сущности к данному изобретению является устройство 12}, содержащее m регистров операндов Х и Y соответственно, распределитель сигналов, m коммутаторов, первый сумматор, блок управления, причем, выходы распределителя сигналов соединены с первой группой входов регистров операндовХ; и Ут (i = 1+Ь) соответственно, вторая группа входов которых соединена со входными шинами Х и У; соответственно, первая, вторая, третья, четвертая, пятая, шестая, седьмая группы входов i-го коммутатора соединены соответственно с первой группой выходов блока управления, входной шиной Z;, входной шиной Х;, входной шиной Y„,, выходами регистра операндов Х1,. выходами регистра операндов Y. выходами распределителя сигналов, вторая группа входов которого соединена со второй группой выходов блока управления.

Целью изобретения является расширение функциональных воэможностей устройства за счет получения функций вида

g, X;Vc

X,Zt

С этой целью в устройство введены регистр результата, регистр остатка, регистр т5 знаменателя, блок коммутации, второй сумматор, причем, выходы первого сумматора соединены с первой группой входов блока коммутации, вторая, третья н четвертая группы входов которого соответственно соединеныы с выходами регистра знаменателя, рето гнстра остатка, третьей группой выходов .блока управления, а выходы блока коммута ции соединены со входами второго сумматора, выходы которого соединены с первой группой входов регистра остатка и регистра

641447 знаменателя соответственно, первая, вторая, третья группы Входов регистра результата соединены с Выходами распределителя сигналов, третьей и четвертой группой входов блока управления соответственно, выходы регистра результата соединены с восьмой группой входов i-го коммутатора, первая группа выходов блока управления соединеH3 CO BT0POH CРУППОй ВХОДОВ РЕГИСТРЯ татка, пятая, шестая и седьмая группы Выходов блока упраВления соедииеиы соотВетственпо с четвертой группой входов блока коммутации, ВТороН группой входов регiicTра остатка, Второй группой входов регистра знаменателя, выходы регистра остатка соединены со входами блока управления, третьн и leTB(JPTBH Г1)УППЯ ВхОдОВ КОтОрОГО ИВ()ЯК)ГСГ(ВЫХОДЯ МИ УСТРОЙСТВЯ.

На чертеже изобр":æåíà структурнаясхеМ3 у стройства. ОНо содержит гп

01(е1)япдон Х l, Iп реГHcTpoB операндов У 2, m коммутаторов 3, регистр результата 4 и распределитель си(палов.5, а также первый суMMBTop 6 блок KOMMYTBIIHH 7 BTOj)oH сум матор 8, pei истр Остатка 9, регистр знаменателя l0 H блок управления 11. Входные шины операндов Х(H У; соответственно 12 и 13, Входиlя шина 71 — „14.

В исходном состоянии (цепи установки исходного состояния на чертеже не показаны) Во всех регистрах устройства записаны нули, В распределителе сигналов 5 единица находится В крайнем левом разряде.

В каждом j цикле (1 =- 1,2...g) . НЯ ВхОдHbic шиив(у стройства поступают Все цифры с весом 2, При этом в распределителе с1ггндлоп 5 едишц!3 находится в 1-ом разряде cJteB3.

Ь первом такте 1-го цикла на каждую исходную шину 12 поступает o IepeJI,циф1.3 Операнда Xi. При 3ТоМ если

HpHHt(M3eM3iI цифра равпя единице, тО кОмм у/т3 тОр 31 подкл 10 чает Ко входам c)(M M 3TOра 6 выходы регистра 2i операнда У1, 3

В регистр li операнда Xi дозаписывается единица пз расг(ределителя сигналов 5 (содср>кимое остальных j)33pHJ(GB регHcTp3 1 при BToM (ie изменяется). Блок управления 1 1 tipH ПОмощи блока КОммутации 7 подкл(очает ко входам сумматора 8 выходы сумматора 6 и регистра 10. В KOHtte такта сумма, сформированная на сумматоре 8, по сигналу блока управления 11 переписывает<.я на регистр 9.

Во втором такте j-го цикла на каж— дую I-ю входную шину 13 поступает очередная цифра операнда У; . Аналогично первому тахту цифры операндов У(дозаписываются в регистры 2 операндов У„и управлчют выдачей кода из регистров 1 операндов Х1»а сумматор 6. Блок управления l l работает так как и В первом такте.

В третьем такте )-го никла на вх(д, каждой 1-ой шины 14 поступает Очередная цифра операнда Х1. Если эта цифра равна единице, то коммутатор 3, подключает ко входам сумматора 6 Вь ходы регистра результата 4, из которого выдается инверсный код. Работа блока управления 11 такая же как в первом и втором тактах.

В четвертом такте блок управления ll выдает сигнал на коммутаторы 3, которые подключают ко входам сумматора 6 выходы распределителя сигналов 5 там, где принимаемая цифра операнда Z; равна единице, а блок коммутации 7 подключает ко входу сумматора 8 выходы сумматора 6 и регистра знаменателя 10. В конце такта кОд с сумматора 8 переписывается на гистр 10.

В пятом такте по сип(алу блока управле«ия 11 GJIOK коммуT3(IHH 7 tlol(Kл(очает Ко входу сумматора 8 выходы регистра остатка 9 и со сдвигом ИЯ два разряда влево выходы регистра знаменателя 10, причем, В зависимости от того, какое значение О или 1 принимает знаковый разряд регистра 9, из регистра 10 будет выдаваться соотытственно инверсный или г(рямой код. При этом блок управления 11 формирует очередную цифру результата в избыточном двоичном коде с цифрами 1, О,l, имеющую вес 2 .

Цифра результата равна: 1 — если в знаковом разряде регистра 9 до и после сложения был записан нуль, 1 — если в знаковом разряде до и после сложен .ÿ была записана единица; Π— если содержимое знакового разряда после сложения изменилось.

Когда цифра результата сформирована, она выдается на выходные шины устройства

l5 и управляет сложением (если цифра результата равна 1) или вычитанием (если T) из регистра результата 4 содержимого распределителя сигналов 5.

В последнем шестом такте j-го цикла, так же как и в пятом такте, происходи1 сложение содержимого регистра 9 с прямым или инверсным кодом регистра 10. Результат заносится в регистр 9, После чего происходит сдвиг влево на один разряд соде1)жимОГО реГистра Остатка 9 и сдВиГ вправо на один разряд содержимого распределителя сигналов 5.

Формула изобретения

Арифметическое устройство, содержа(цее m регистров операндов Х и У соответственно, распределитель сигналов, m коммутаторов, первый сумматор, блок управления, причем Выходы распределителя сигналов соединены с первой группой Входов регистров операндов Х; и У; (i=-! —:m) соответственно, вторая группа входов .Которых соединена со входными шинами Х, H у, .соответственно, первая, вторая, третья, четВертач, пятая, шестая, седьмая гру1(пы Вхо64!447

Составитель А. Уткин

Редактор В. Лукин Техред О. Луговин Корректор Л. И б гда

Заказ 75 l4/44 Тираж Т 79 Подписное

Ш(ИИПИ Государственного комитета СССР по делам наобретеннй н открытий ! l 3035, /ттосква, Ж-35, Рву инская наб., д. 4/5

Филиал ППП «Патент», г. Ужгород, ул. Проектная, 4 дов l-го коммутатора соединены соо1 ветствен. но с первой l руппой выходов блока управления, входной шино" Z., входной шиной Х;, входной шиной У;, выходами регистра операндов Х„, выходами регистра операндов У выходами распределителя сигналов, вторая группа входов которого соединена со второй группой выходов блока управления,отлича/ои4ееся тем, что, с целью расширения функциональных возможностей устройства, за счет получения функции вида Ж

ДZ$ в устройство введены регистр результата, регистр о татка, регистр знаменателя, блок коммутации, второй сумматор, причем, выходы первого сумматора соединены с первой группой входов блока коммутации, вторая, третья и четвертая группы входов которого соответственно соединены с выходами регистра знаменателя, регистра остатка, третьей группой выходов блока управления, а выходы блока коммутации соединены со входами второго сумматора, выходы которого соединены с первой группой входов регистра остатка и регистра знаменателя соотвстствсиио, первая, вторая, трсгья группы входов регистра резтльтата соединены с выходами распределителя сигналов, третьей и четвертой группой входов блока управления соответственно, выходы регистра результата соединены с восьмой группой входов i-го коммутатора, первая группа выходов блока управления соединена со второй группой входов регистра остатка, пятая, шестая н седьмая группы выходов блока управления соединены соответственно с четвертой группой входов блока коммутации, второй группой входов регистра остатка, второй группой входов регистра знаменателя, выходы регистра остатка соединены со входами блока управления третья и четвертая группа входов которого яглик тся выходами устройства.

Источники информации, принятые во внимание ирн экспертизе

l. Авторское свидетельство СССР

4тк966 к Ст гт6 P 6/29 i974

2. Авторское свидетельство СССР по заявке ¹ 2353798/!8--24, кл. G 06 F 7/39, 1976.