Устройство для управления технологическими параметрами

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Сеюэ Советских

Сецнзлнстнчесин х

Республик (6l) Дополнительное к авт. свид-ву(22) Заявлено 05g4g6 (2I) 2346549/18-24 с присоединением заявки лх— (23) Приоритет—

Опубликовано 1501.79. Бюллетень ¹ 2

Дата опубликования описания (о1) М. Кл.

QP5 В 13/02

Государственный коммтет

СССР по делам изобретенна н открытнй (+) УДК 62-50 (088.8) (72) Авторы

Ю.A.Вегера, В.А.Григорьев, И.Н.Иихальченко и А.У.Ялышев (71) Заявитель

Калининский ордена Трудового Красного Знамени политехнический институт (54) УСТРОЙСТВО ДЛЯ УПРАВЛЕНИЯ

ТЕХНОЛОГИЧЕСКИМИ ПАРАИЕТРАИИ

Изобретение относится к области автоматического управления и может быть использовано при создании систем управления с переменной структурой.

В классе систем с переменной в структурой известно устройство, содержащее логический и измерительный блоки регулирования, дифференциатор и исполнительный орган. Такое устройство обладает быстродействием и точностью (1)., Наиболее близким по технической сущности к предложенному изобретению является устройство, содержащее последовательно соединенные интегра- ® тор сигнала ошибки и сумматор, последовательно соединенные дифференциатор сигнала ошибки и логический блок и последовательно соединенные усилитель, делитель напряжения и ин- © вертор, выход которого подключен к одному из входов сумматора, к другому входу которого подключен выход усилителя, вход интегратора сигнала ошибки, соединен со входом дифференциатора игнала оожбки и логического блока (2

11едос аток известного устройства заключается в том, что при совпадении знаков сигнала свжбки и его проиэводной сигнал с выхода блока дифференцирования через контакты реле непосредственно попадает на вход исполнительного органа и регулирующего блока, поэтому формируемый выходной сигнал регулятора уменьшается при снижении производной сигнала ошибки, что не дает возможности получить эффективное по величине управляющее воздействие. Кроме того, логический блок производит подключение блока дйфференцнрования к входам блока регулирования и исполнительного органа в зависимости от знаков сигнала ошибки и его производной, что не позволяет получать оптимальную длительность укаэанного подключениями

Цель изобретения - повышение быстродействия. и точности устройства.

Поставленная цель достигается тем, что устройство содержит блок вЫделения экстремума производной сигнала схаибки, первый коммутатор и последовательно соединенные второй ковевутатор и блок памяти, выход которого подключен к одному из входов суМматора, вход второго коммутатора соединен с выходом делителя напряжения, а один из выходов - с одним из входов блока памяти, выход блока выделения

642675 экстремума производной сигнала ошибки подключен к входу усилителя и через первый коммутатор к одному из своих входов, выход дифференциатора сигнала ошибки соединен с одним из входов блока выделения экстремума производной сигнала ошибки, а выход логического блока подключен к одно» му из входов первого и второго коммутаторов.

На фиг.l изображена блок-схема устройства.

Она содержит интегратор 1, диф.Ференциатор 2 сигнала ошибки, блок 3 выделения экстремума производной сигнала оггэгбки, усилитель 4, делитель )5 напряжения 5, йнвертор 6, сумматор

7, блок памяти 8, логический блок 9, первый кою1утатор 10 и второй коммутатор 11, s - выходной сигнал интегратора сигйала ошибки 1, 3> - выход-20 ной сигнал дифференциатора 2 сигнала ошибкиq 3> - выходной сигнал блока 3 выделения зкстрЬмума производной сигнала ошибки, Э4 - выходной сигнал усилителя 4г у — выходной сигнал делителя 5> г - выходной сигнал инвертора 6) Зз " выходной сигнал блока памяти 8) 6 » сигнал ошибки системы: Î - выходной сигнал системы; О " выходной, сигнал логического блока 9 а

На Фиг,2 представлен фазовый портрет системы, на которой„указаны

5 - сигнал ошибки системыг + - производная сигнала ошибки по времени,.

81 и .5д - Функциа переключения) 35 и Д - области Фазовой плоскости. устройство для управления технологическими параметрами работает следующим образом., Входной сигнал с устройства (сиг- 40 нал ошибки s системе управления) подается на соединенные входы интегратора 1, дифференциатора 2 и логического блока 9.

Выходные сигиалЫ интегратора 1 и 45 дифференциатора 2 определяются выражениящгг с

З „"М JKW +>1, !" г где g - коэффициент, определяющий вес интегральной составляющей s регулирующем воздействии)

М - значение выходного сигнала

1: интегратора 1 в момейт попадания изображающей точки в область 1 (Фиг 2) g у,Ж .{ э (2)

Сигнал с выхода интегратора l поступает на один из входов- сумматора

7, а сигнал с выхода дифференциаторц

2 постуПает на вход блока выделения экстремума 3 и на логический блок 9,. управляющий коммутаторами П) 11 11.

Выходной сигнал логического блока, 9 { зависит от соотношения знаков Функ-: 65 ций переключения 5, и S, опреде» ляемых следуюшими выражениями:

dE, (3) где / и / г — соответственяо модули ! д г сигнала оггяг и и его производной;

С„,С,Д вЂ” настроечные параметры, определяющие наклон и смещение функций переключения.

Выходной сигнал 0 логического блока 9, управляющего коммутаторами

10 и 11, формируется в результате логического перемножения двух сигналов а и Ъ . ц =с(.Q, где <,,1 1 при ES, О (0 .при 65„ Î (6)

11 приза>О (0 при S сО (7)

При управляющем сигнале с выхода логического блока, равном единице (0 =1), коммутатор 10 разрывает, а при управляющем сигнале, равном нулю (U= О), коммутирует канал, связывающий выход блока выделения экстремума 3 с одним из его входов.Коммутатор 11 при управляющем сигнале, равном единице (Ul),êoììóòèðóåò канал,связывающий выход делителя напряжения 5 с одним из входов блока памяти 8, а при управляющем сигнале ц, равном нулю, разрывает указанный канал и коммутирует входы блока памяти 8, Смысл работы логического блока 9 заключается в следующем. Фаэовая плоскость системы управления депится

Функциями ЕЬ„=О и Яд=О на две об.ласти.

Область 1 соответствует условиям

" 5г

Область Н соответствует условиям

Е5 сО или 5 <О.

Согласно выражениям (5) -. (7) г

- s области I U-l; (8)

- в области 8 0=0. (9)

При движении изображающей точки на Фазовой плоскости в области 1 выходной сигнал логического блока 9

U 1, поэтому коммутатор 10 не подсоединяет выход блока 3 выгеления экстремума к одному из своих входов и сигнал с выхода диффереициатора 2. поступает на один иэ входов блока 3 выделения экстремума, где осуществляется непрерывный выбор и запоминание экстремального значения производной от сигнала ошибки путем сравнения текущего значения сигнала с выхода дифференциатора 2 и запомненного значения сигнала в блоке 3, т.е. ,/дЕ 1 з 2 Bxtr, фф, ) (40) ех4е г где - экстремальное значение производной сигнала ошибки.

С выхода блока З,сигнал У посту- з пает на вход усилителя 4 с коэффи»

642675 г

С

5 циентом уснлени я {, определяющим вес дифференциальной составляющей в регулирующем воздействии:

4 2 3 i(4)

Сигнал с ныхо) а усилителя 4 поступает на делитель напряжения 5, выходной сигнал которого и ". ь {42) гдес ),- запоминаемая часть дифференциальной составляющей (коэффициент памяти), поступает одновременно на инвертор б и блок памяти 8.

Выходные сигналы укаэанных блоков б и 8

6 6 JÂ=УВ+М5) (3) где о - значение ныходного сигнала блока памяти в момент попадания изображающей точки в область 1.

Выходные сигналы интегратора 1, усилителя 4, иннертора б, блока памяти 8 складываются на сумматоре 7„ формирующем выходной сигнал регулирующего устройства

4 6+ "В где ф - выходной сигнал регулирующего устройства.

С учетом соотношений (10) - {14) закон формирования регулирующего воздействия при движении системы в области 1 фазовой плоскости, т.е. при выполнении условий сЬ >О и Ь >О, имеет вид: а= ++V ) + ад, {

/дб о 2 Я где,о„=м1+ МŠ— значение регулирующего воздействия в момент попадания изображающей точки в область 1

В момент попадания изображающей точки системы в область G фазовой плоскости, т.е. при выполнении условий Э„=О или 52 = О, коммутатор 10 замыкает канал, обнуляя блок вЫделения экстремума 3, а коммутатор 11 разрывает канал, связывающий выход делителя 5 с одним входом блока памяти 8, и комчутирует входы блока памяти 8, тем самым обеспечивая сохранение выходного сигнала блока памяти 8 на достигнутом уровне.

Выходной сигнал регулирующего устройства в этот момент уменьшается на величину (дб (6) Д =з4 "6 с 2 ddt texts где ц 4 -с П- коэффициент сброса.

Все время, пока изображающая точка системы находится н области II,>азоной плоскости, т.е. пока выполняется условие с5, (О или 5,(О, дифференциальная составляющая регулирующего воздействия сохраняется на уровне, оставшемся после сброса, а изменение регулирующего воздействия может происходить только за счет интегральной составляющей.

Применение изобретения позволит значительно уменьшить величину перерегулирования и сократить н 2 — 3 раза время переходных процессов в системе.

Формула изобретения устройство для управления технологическими параметрами, содержащее последовательно соединенные интегратор сигнала ошибки и сумматор, последовательно соединенные дифференциатор сигнала ошибки и логический блок и последовательно соединенные усилитель, делитель напряжения и инвертор, выход которого подключен к одному из входов сумматора, к другому входу которого подключен выход усилителя, вход интегратора сигнала ошибки соединен со входами дифференциатора сигнала ошибки и логического блока, ю т л и ч а ю щ е е с я тем, что, " целью понышения быстродейсч-ния и точности устройства, оно содержит блок выделения экстремума производной сигнала ошибки, первый коммутатор и последовательно соединенные второй .коммутатор и блок памяти, выход которого подключен к одному иэ входов сумматора, вход второго коммутатора соединен с выходом делителя напряжения, а один иэ выходов - с одним из входов блока памяти, выход блока выделения экстремума производной сигнала ошибки подключен ко входу усилителя и через первый коммутатор к одному из своих нходов, выход дифференциатора сигнала ошибки соединен с одним из входов блока выделения экстремума производной сигнала ошибки а выход логического блока подключен к одному из входов первого и второго коммутаторов.

Источники информации, принятые во внимание при экспертизе

1. Теория систем с переменной структурой. Под ред. С.В.Емельянова, Наука, 1370, с. 325-335.

2. Лнторское свидетельство СССР

У 402862, кл. G05 -В 23/19, 08.06 ° 71.

Фиг. r

Составитель Е. Политов

Редактор Д.Зубов Техред H.Áàáóðêà Корректор H.Петрик

Заказ 7757/44 . Тирам 4И4 Подписное

ЦНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, %-35, Рауыская наб., д.4/5

Филиал ППП Патент, г.уагород, ул.Проектная,4