Устройство для вычисления зависимости вида

 

Союз Советских

Социалист имеских

Республик

642704

ОП ИСАНИЕ

ИЗОБРЕТЕ Н ИЯ

К АВТОРСКОМУ СВИДИТВЛЬСТВУ (61) Дополнительное к авт. свил-ву (22) Заявлено 10.11.74 (21) 2073894/18-24 с присоединением заявки № (23) Приоритет (51) М. Кл

G 06 F 7/38

Гкударстванный квинтет

СССР на делам нэобретвннй н открытнй

Опубликовано 15.01.79. Бюллетень №2 (53) flK 681.325,5 (088.8) Elàòà опубликования ояисаиия 15 01 79

А. Н. Мороэевич, А; Е. Леусенко и М. П. Толмачев .А

1 с ч (7 2 Авторы изобретения (71) Заявитель

Минский радиотехнический институт (54) УСТРОЙСГВО ДЛЯ ВЫЧИСЛЕНИЯ ЗАВИСИМОСТИ

ВидА z /т 2

Изобретение относится к области вычислительной техники, к стохастическим вычислительным машинам и устройствам, оперирующим.унитарным (чнсло-импульсным) кодом. Оно предназначено для вычисления зависимостей вида

Z= Х А З

Известно устройство для вычисления зависимости вида Z-М, содержащее регистры, элементы И, элементы задержки 11). Недостатком устройства является значительный обьем оборудования.

10 ,Наиболее близким по технической сущности к данному изобретению является устройство (2), содержащее первый счетчик, два элемента И, причем первая входная шина устройства соединена с первым входом первого элемента И, Недостатком известного устройства является его сложность.

Белью изобретения является упрощение устройства.

С этой пелью в устройство введены четыре элемента "запрет", два элемента ИЛИ, второй счетчик, третий элемент И, делитель частоты и коммутатор, причем первая входная шина устройства соединена с первыми входами первого и второго элементов "запрет™, вторая входная шина устройства соединена. со вторыми входами первого элемента И, первого и второго элементов

"запрет", выход первого элемента И соединен с первыми входами первого элемента ИЛИ, второго элемента И, третьего и четвертого элементов

"запрет", выходы первого и второго элементов

"запрет" соединены соответственно с первым и вторым входами коммутатора, первый выход которого соединен со вторым входом первого элемента ИЛИ и первым входом первого счетчика, а второй выход коммутатора соединен с первым входом второго элемента ИЛИ и вторым входом первого счетчика, выходы которого соединены со входами третьего элемента И, выход которого соединен с третьим входом коммутатора, выход первого элемента ИЛИ соединен со входом делителя частоты, выход которого соединен со вторыми входами второго элемента

И, третьего н четвертого элементов "запрет", выходы которых соединены со вторым и третьим входами второго элемента ИЛИ, выход которого соединен с первым входом второго счетчика, второй вход которого соединеи с выходом второго элемента И, выход второго счетчика является выходом устройства.

На чертеже представлена блок-схема устройства для вычисления зависимости вида Z = / х ч . 5

Устройство содержит элемент И 1, злементы

"запрет" 2, 3, коммутатор 4, первый счетчик 5, элемент И б, элемент ИЛИ 7„делитель частоты 8, элемент И 9, элементы "запрет" 10, 11, элемент

ИЛИ 12, второй счетчик 13, входные шины 14, 15, выход устройства 16. В предлагаемом устройстве в основу функционирования заложено соотношедля реализации которого иеобходимк производить сравнения величин Х и У; производить суммирование. значении большего числа с 1/3 величины меньшего.

Особенностью кодовых вели щн в стохастических машинах, а также в устройствах,оперирукщих унитарным кодом, является то, что в общем случае длина кодов значений х и у различна и, кроме того, частота поступления импульсов (элементарные приращения величины значений х и у) не постоянна во времени. Поэтому в указанных вычислителях невозможно применение известных схем сравнения.

Устройство функционирует следующим об- ЗО разом. В исходном положении счетчики 5 н 13 находятся в * нулевом" состоянии. При подаче на входы 14 и 15 импульсных последовательностей величин Х и У элемент И 1 выделяет импульсы, одновременно поступившие на входы 14 и 15, Сигналы с выхода элемента И 1 поступают через элемент ИЛИ 7 на вход делителя частоты 8, где производится их деление по принципу деления частоты на величину выбранного коэффициента (1/3) . С выхода делителя частоты 8 сигналы 4о поступают на первые входы элемента И 9 и элементов "запрет" 10 и 11, на вторые входы которых поступают сигналы с выхода элемента И

1. При одновременном появлении сигналов иа выхоцах элемента И 1 и делителя частоты 8 через 45 элемент И 9 производится занесение импульса во второй разряд счетчика 13 (производится занесение +2). Если сигналы появляются только на выходе одной из схем 1 или 8, то в счетчике 13 производится занесение +1 через элементы 5о

"запрет" 10 или i l и элемент ИЛИ 12.

Элементы *запрет" 2 и 3 вьщеляют сигналы, поступившие только на один из входов 14 или 15.

Коммутатор 4 осуществляет функции управления занесением информации (суммирование либо вычитание) на счетчик 5, который выполнен как реверсивпый. Причем, если реверсивный счетчик

5 находится в нулевом состоянии (т.е. на входе элемента И б существует сигнал), то первый из поступивших сигналов с выхода элемента

"запрет" 2 (или 3) поступают на суммирующий вход реверсивного счетчика S. Последующие сиг. налы, поступанпцие HB коммутатор 4 с того же элемента запрет" 2 { или 3), продолжают увеличивать код на счетчике 5 (суммируются). Первый и последующие сигналы, поступившие после этого на коммутатор 4 с другого элемента "запрет" 3 (или 2), поступают а вычитающий вход счетчика S.

Вычитание производится до появления сигнала на выходе элемента И б, т.е. до "обнуления" счетчика 5. Если и после этого на вход коммутатора 4 продолжают поступать сигналы с выхода того же элемента "запрет" 3 (или 2}, то уже первый импульс после сигнала с выхода элемента И 6 поступает на сложение с содержимым счетчика 5.

Если же после прихода серии импульсов со второго элемента "запрет" 3 (нли 2) сигнал на выходе элемента И 6 не сформировался и на вход коммутатора 4 поступают импульсы с первого элемента "запрет" 2, то они по-прежнему постулают на сложение, Сигналы, поступающие на вычитание в счетп4к 5, поступают также через элемент ИЛИ 7 на вход делителя частоты 8. Со второго выхода коммутатора 4 сигналы, которые поступают на сложение в счетчик 5, поступают через элемент ИЛИ 12 на счетчик 13.

Таким образом, через элемент И 1 происходит занесение в счет ик 13 величины (А+1/3 А), где

0(Ас х

Q (A «cy (I)

В реверсивном счетчике 5 фиксируется текущая разность значений (Х вЂ” А) — (У вЂ” А), если

Х>У, либо (У вЂ” А) — (Х вЂ” А), если Х(У. Превышение одного гисла над другим сопровождается в каждом такте занесением +1 в счет пьк 13, т.е. с у ч е том (1) формируется соотношение

z„=(A 1И А1+1(х„-A)-(ч;-А>3, если Х > У, либо т.;=CA+)i А1+ (з;-А1-(х,-A)), если

У < Х.

Уменьшение разности (Х вЂ” У) на величину Ь сопровождается увеличением содержимого счетшка 13 на величину 1/3, Результат вычислений снимается с выхода 16. устройство для вычисления зависимости вида

= /х + îáëàäàåò существенными элементами новизны, заключающимися в устранении ряда блоков и во введении счетчика, коммутатора, делителя, двух элементов ИЛИ, четырех элементов

"запрет", соединенных определенным образом.

Это обеспечивает сокращение объема используемого оборудования.

Формула изобретения

Устройство для вычисле1шя зависимости вида =.Йч, содержащее первый счетчик, два элемента

642704

Составитель А. уткин

Техред М Келеметп

Корректор F Пичинская

РедактоР Л Зубов

Тираж 7 7 Д Подписное

l3Í КИПИ Государственного комитета СССР по делам изобретений н открытий

1l 3035, Москва, Ж вЂ” 35, Раушскал наб., д. 4/5

Заказ 7761/46

Филиал ППП "Патин". г. Ужгород, ул. Проектная, 4

И, первая входная шина устройства соединена с первым входом первого элемента И, о т л и ч а роще ес я тем, что, с целью упрошения устройсии, в него введены четыре элемента "запрет", gpI элемента ИЛИ, второй счетчик, третий элемент И, делитель частоты и коммутатор, причем первая входная шина устройства соединена с первыми входами первого и второго элементов "занрет", вторая входная шина устройства соединена со вторыми входами первого элемента И, первого и 1б второго элементов "запрет", выход первого элемента И соединен с первыми входами первого элемента ИЛИ, второго элемента И, третьего и четвертого элементов "запрет", выходы первого н второго элементов "запрет" соединены соответственно с первым и вторым Входамн коммутатора, первый выход которого соединен со вторым входом первого элемента ИЛИ н первым входом

ПЕРВОГО СЧЕтЧИКа, а ВтОРОй ВЬ1ХОД КОММУтатоРа соединен с первым входом второго элемента ИЛЙ

2С л Вторым ВХОдОм лерВОГО счетчика, ВЫХОды которого соединены со входамн третьего элемента

И, Выход которого -оединен с третьим входом коммутатора, выход первого элемента ИЛИ соединен СО Входом делителя частоты, Выход кОторого соединен со вторыми входами второго элемента И, третьего и четвертого элементов запрет", Выходы которых соединены со вторым н третьим входами второго элемента ИЛИ, выход которого соединен с первым входом второго счетчика, Второй вход которого соединен с выходом второго элемента И, выход второго счетчика является выходом устройства.

Источники информации, принятые во внимание прн экспертизе

i, Авторское свидетельство СССР М 404082, кл. б 06 F 7/38, 16.06.71.

2. Авторское свидетельство СССР Н 392494, кл. С 06 F 7/38, 02.07.7l.