Цифровой фильтр

 

Союз Советснми

Социал мсти мескиз

Республик

ОП ИСАНИЕ изов етиния

К АВТОРСКОМУ СВйтдВТВЛЬСТВУ

643888 (6l) Дополнительное к авт. свид-ву(22) Заявлено 25.10.76 (2)) 241 5469/18-24 с присоединением заявки №(23) ПриоритетОпубликовано 25.01.79.Бюллетень № д

Дата опубликования описания 28,01,79 (Я) М. Кл.

Ci 06 Г 15/34

Государстеекиьй комитет

СССР ео делам иэобретекий и открытий (53) УДК 681.325 (088.8) (72) Авторы изобретения

Ю. A. Желнов и И. A. Авдеева (71) Заявитель (54) ЦИФРОВОЙ ФИЛЬТР

Изобретение относится к вычислительной технике и может использоваться в системах автоматического управления или свози для цифровой фильм рации сигналов.

Известны цифровые фильтры, алго» ритм работы которых соответствует линейному разностному уравненнк t 1) н

f2) . Они содержат регистры для хранения дискретных значений входных и выходных сигналов, множительные усг» ройства, накапливающие сумматоры и блоки управления.

Необходимость использования быстродействуюших множительных устройств усложняет схему цифровых- фильтров и снижает их надежность.

Из известных фильтров наиболее близким по технической сушности к изобретению является фильтр 31, содержаший регистры, блок управления, элементы И, ИЛИ, НЕ, сдвигающие регистры и накаппивакяпий сумматор. Роль умножителей s фильтре выполняют ве2 совые резисторы, подключенные к выходам соответствующих разрядов регистров, и сумматора.

3начитепьное количество резисторов, к которым предьявляются высокИе тре бования по точности, усложняют схему и снижают ее надежность, а также зат рудняют микроэлектронную реализацию фильтра. Кроме того, для обеспечения . точности умножения должна обеспечи16 ваться высокая стабильность напряже ния питающих источийков. При построении схемы рекурсивного фильтра объизательно требуется аналог -цифровой преобразователь, что также ведет к ус»

15 ложнению схемы и снижению точности.

Целью изобретения является повышение надежности, точности a ynpome» ние цифрового. фильтра.

Поставленная цель достигается тем, 2в что цифровой фильтр содержит блок памяти, выход которого соединен со входом накаппиваюшего сумматора, входы подключены соответственно к выходам элементов ИЛИ, входы первого сдвигающего регистра первой группы последовательно соединенных сдвигаюших регистров и первого регистра подключены ко входу цифроВого фильтра, входы пер- 5 вого сдвигающего регистра Второй груп ы Оследовательно соединенных сдвигающих регистров и Второго регистра подключены к Выходу накапливающеао сумматора, управпяющий вход которого o и управлякапие входы первых сдвигаюших регистров первой и втророй групп подключены к первому выходу блока управления, выход. младшего разряда каж дого сдвигающего регистра, кроме пер- lç

Вого иэ второй группы, соединен с первыми входами двух соответствуюпсих элементов И, вых6ды которых подключвHbt ко входам соответствующих элемен тов ИДИ, выходы первого и второго ре- ig гистров подключены соответственно ко вторым входам первых элементов И, а через элементы НЕ - подключены ко вторым входам соответствующих Вторых элементов И, третьи входы первых эле 2$ ментов И соединены со вторым выходом блока управления, третий выход которого подключен к третьим входам вторых элементов H.

На чертеже представлена схема циф- 36 рового фильтра, на которой приняты-следующие, обозначения: вход 1 фильтра, сдвигаюшие регистры 24, 2, 2, 3» ° ° ., 3 регистрь1 4,5 1 4 элементы И 66, 1 77, элементы ИЛИ 8, З элементы НЕ 9, блок 10 управления, ВыХоды 11, 12, 13 блока управления блок 14 памяти, накапливающий сумматор 15, выход 16 фильтра.

Вход фильтра 1 связан с цепочкой 46

ПОСледовательно соединепных сдвигаюШИХ регистров 2, 2,,..., 2 первой группы, в которых хранятся.,двоичные коды зна, чений входной последовательности, и с входом регистра 4, хранящего соответ сччфйщие знаковые разряды кодов входной последовательности. Последовательно соединенные регистры второй группы (регистры обратной связи) 3,, 3,..., 3 служат для хранения двоичных

И кодов значений выходной последовательности, а регистр 5 - для хранения их знаковых разрядов.

Используемый в схеме цифрового фильтра блок памяти представляет собой постоянное запоминающее устройство (например, резисторное или диодное), В Котором хранятся суммы проиэиедеьий коэффициентов фильтра на двоичные цифры для всех возможных наборов цифр.

При поступлении импульса с вьпсода

11 блока управления на выходах элементов И 6 образуется кодовая комбинация.

ПОтмщиап 1 появляется н& ВыхОдах тех элементов И 6, на входах которых происходит совпадение единичного потенциала младшего разряда импульса с выхода 11 блока управления 10 и инвертированного кода знака, равного "0" для положительных чисел. Потенциал 0 появляетс на выходах всех элементов

И 6 за счет. действия потенциала "0 в младшем разряде числа или "1" в со» ответствующем разряде регистров 4 или 5.

Импульс с выхода 12 блока управ ленин в момент действия импульса с выхода 11 Отсутствует, что Обеспечивает потенциал 0 на Всех элементах И 7.

Образованнаи таким образом на Вы-. ходах элементов И кодовая комбинация через элементы ИДИ 8 поступает на адресный вход блока 14 цамяти. По выбранному адресу считывается число, равное сумме произведений коэффициен-. тов фильтра на соответствующие двоич ные цифры кодовой комбинации, поступившей на адресный вход. Считываемое из блока памЯти число прйдстаВляет со» . бой часть суммы,равной сумме произве дений коэффициентов фильтра на младшие двоичные цифры полонсительных. кодов, знаковый разряд которых имеет потенциал "0, При поступлении импульса с Выхода

12 блока управления 10 кодовая комбннация образуется на Выходах элементоЬ

И 7. В получаемой кодовой комбинации

"-1" стоят на местах соответствующих значащему младшему разряду кодов cd рицательньпс чисел. Это обеспечивается совпадением на входах элементов И 7 значащей цифры младшего разряда, импульса с выхода 12 блока управления и кода знака числа,"0" В кодовой ком бинации появляется при наличии 0 в младшем разряде числа или цри наличии 0 в соответствующих разрядах знаковых регистров 4 и 5.

Нулевой потенциал на Выходах эле ментов H 6 обеспечивается отсутствием импульса с Выхода 11 блока управления

10 в момент действия импульса с выхода 12.

643888

Сформированная цри действии импульса с входа 12 блока управлений 10 кодовая комбинация, через элементы

ИЛИ 8, поступает на адресный вход блока 14 памяти, в котором выбирается у число, равное сумме произведений коэф фициентов фильтра на двоичные цифры j находящиеся в младших разрядах регистров, содержащих отрицательные числа.

Считанное из блока памяти 14 число ин 10 вертируется {нанример, на выходном регистре блока памяти) и поступает на вход накапливающего сумматора 15, где суммируется с его содержимым.

3атем при поступлении импульса с вы->s хода 13 блока управления 10 содержи» мое наканливающего сумматора 15 сдвигается вправо на один разряд. Одновременно по импульсу с выхода 13 блока управления происходит сдвиг вправо не м один разряд содержимого регистров

2, 2,... 2„ 3,, 3„,..., 31, при этом содержимое младших разрядов каждого из сдвигв1ошнх регистров переходит в первые старшие разряды последующих 25 регистров.

При поступлении следующих импульсов с выходов 11, 12 блока уарааае ння 10 аналогично из блока памяти 14 в накаплнвакнний сумматор 15 считывв- . 0 ется число, соответствующее сумме произведений коэффициентов фильтре нв двоичные цифры, находящиеся и младших разрядах регистров 2, 2, 2, . 3, 3, ... 3„, которое-суммируе ся с содержимым сумматора. После поступ ления импульса с выхода 13 блока управления содержимое сдвигвюших регистров и накапливающего сумматора сдвигеется на один разряд вправо. . 40

Процесс повторяется определенное число рвз.

По окончании действия соответст вукицего импульса с выхода 13 блоке управления содержимое каждого сдви 4> гаюшего регистре переходит в последуюший регистр, содержимое регис вров 4 и 5 сдвигается на один разряд вправо (с помощью сигнала от блока управления}, нв выходе накапливающего сумматора образуется вычислен ное значение выходного сигнвла, код которого передается в регистр 3 .; и в первый. разряд регистра 5. Регистр

2О и первый разряд регистра 4 освобождаются дЛя приема кода входного сигнал, после поступлений которого весь процесс повторяется.

Цифровой фильтр имеет более простое и надежное схемное решение по сравнению с известным фильтром, так квк позволяет исключить большое количество высокочастотных резисторов и аналого цифровой нреобраэователь. С учетом того, что блок памяти и другие элементы схем (регнстры, группы логических схем) имеют простую однородную структуру, цифровой фильтр является технологичным для микроэлектронной реализации с помощью больших интегральных схем. Кроме того, ввиду отсутствия ошибок аналогового умножения с помощью "весовых" резисторов, суммирования и аналого-цифрового преобразования повышается точность фильтрации.

Формула изобретения

Цифровой фильтр, содержащий регистры, блок управления, элементы И, ИЛИ, НЕ, сдвигающие регистры и накапливающий сумматор, о -т л и ч а ю шийся тем, что, с целью повышения надежности, точности и упрощения, он содержит блок памяти, выход которого соединен со входом накапливающего сумматора, входы - подключены соответственно к выходам элементов ИЛИ, входы первого сдвигеющего регистра первой групны последовательно соединенных сдвигеющих регистров и первого регистре подключены ко входу цифрового фильтра, входы первого сдвигаюшего регистра второй группы последовательно соединенных сдвигеющих регистров и второгорегистра подключены к выходу накапливающего сумматора, управляющий вход которого и управляющие входы первых сдвигаюших регистров первой и второй групп подключены к первому выходу блока управления, выход младшего разряда каждого сдвигеюшего регистра, кроме первого из второй группы, соединен с первыми входами двух соответствующих

-элементов И, выходы которых подключены ко входам соответствующих элементов HJ1H, выходы цервого и второго регистров подключены соответственно ко вторым входам первых элементов И, а через элементы ЯЕ - подключены ко вторым входам соответствуюпп х вторых элементов И, третьи входы первых элементов И соединены со вторым выходом блока управлений, третий выход которого подюпочеи к третьим входам вторых элементов И.

6 3@em

Составитель A. Жеренов

Редактор Д. Мепуришвили Техред Э. Чужих Корректор A. Гриценко

Заказ 8023/45 .. Тираж 779 Подписное. ЦНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушскаа наб., д. 4/5 филиал ППП "Патент, г. Ужгород, ул. Проектная, 4

Источники иифермапии, принятые во внимание при экспертизе.

1. Авторское свидетельство СССР

М 463115, кл. Э 06 F 15/20, 1973.

2. Гольденберг Д. Я. и др. Цифро вые фильтры, М., Изд-во вязь", 1974, стр. 116.

3. Патент СИ!А N. 3531720, 5 кл. 324-77, 1970.