Устройство для передачи и приема цифровых сигналов связи

 

ОП ИСАНИЕ

ЙЗОБРЕТЕЙ йй

Сс1зз Соеетских

Социалистических

Республик (61) Дополнительный к патенту— (22) Заявлено 16.04.76 (21) 2348254/18-09 (23) Приоритет — (32) 18.04.75 (31) 7512179 (33) Франция (51) М Кч -" Н 04 L 3 02

//Н 041 7/00

Государственный комитет из делам изобретений и открытий (43) Опубликовано 28.02.79. Бюллетень Ъе 8 (53) УДК 621.394.14 (088.8) (45) Дата опубликования описания 17.05.79 (72) Авторы

Иностранцы (Франция) Жан-Клод Коливе и Франсуа-Ксавье Антуан Стуль

Иностранная фирма

«Сосьете Аноним де Телекоммюникасьон» (Франция),изобретения (71) Заявитель (54) УСТРОЙСТВО ДЛЯ ПЕРЕДАЧИ И ПРИЕМА

ЦИФРОВЫХ СИГНАЛОВ СВЯЗИ

Изобретение относится к технико связи и может использоваться в системах передачи цифровых сигналов, представляющих отдельные статические характеристикн такие, как видеосигналы, например видеозапись.

Известно устройство для передачи и приема цифровых сигналов связи, содержащее на передающей стороне на входе дифференциальный кодер, один выход которого через последовательно соединенные кодер слов переменной длины и коммутатор подключен к входам блока уплотнения, а другой выход — через генератор синхронизации — к синхронизирующему входу блока уплотнения, выходы которого через блок переменной памяти подключены к управляющему входу коммутатора, а на приемной стороне — блок переменной памяти, выход которого подключен к входам детектора синхронизации и декодера, причем на вход считывания блока переменной памяти на передающей стороне и на входы записи блока переменной памяти на приемной стороне поданы тактовые сигналы передачи, а пилотсигнал с выхода дифференциального кодера подан на соответствующий вход кодера слов переменной длины и генератора сицхронизации.

Однако в этом устройстве имеются больгцие иска>кения сигнала.

Цель изобретения — уме:ьпенпе искажений сигнала.

Для этого s устройство .".ля передачи и приема цифровых сигналов связи, содер> ;. щ е на передающей стороне на входе дифференциальный кодер, один Bblxîä которого через последовательно соединенные кодер слов переменной длины и коммутатор подключен к входам блока управ.ченпя, а другой выход — через генератор спнхрони"-,àöèè — к спнхро входу блока уплотнения, выходы которого через блок переменной памяти подключены к управляющему входу коммутатора, а на приемной стороне — блок переменной памяти, выход которого подключен к входам детектора синхронизации и декодера, причем на вхосчитывания блока переменной памяти на передающей стороне и на входы записи блока переменной памяти на приемной стороне поданы тактовые сигналы передачи, а пилот-сигнал с выхода дифференциального кодера подан на соответствующий вход кодера с.чов переменной длины п генератора синхронизации, EIQ передающей стороне введен блок сравнения фаз, на входы которого поданы соответственно пилот-сигнал и тактовый сигнал передачи, а выход разности фаз блока сравнения фаз подключен к дополнительному входу блока уплотнения, а

650528 входам детектора 8 синхронизации и детектора 12 разности фаз, вход которого соединен с другим входом запирающего блока 11, причем выход пилот-сигнала генератора 14 подключен к соответствующим входам декодера 9, блока 7 переменной памяти, детектора 8 синхронизации и детектора 12 разности фаз, к соответствующему входу которого подключен выход блока 7 переменной памяти.

Устройство работает следующим образом.

Сигнал видеозаписи поступает в дифференциальный кодер 1, который кодирует разницу амплитуд двух последовательных образцов и выдает слова из трех бинарных элементов, каждое слово соответствует одной точке изображения в ритме тактового пилот-сигнала, выдающего частоту

2,048 Мгц. Следовательно, дебит декоди рующего,кодера 1 равен 3X2,048= б,144

Megabits/s (Mb/s).

Кодер 2 преобразует слова из трех бинарных элементов, выдаваемых дифференциальным кодером 1 в слова, содержащие переменное число элементов, а именно от 1 до 8, Длина слова, выдаваемого кодером 2, является функцией вероятности появления слова, выдаваемого дифференциальным кодером 1, наиболее вероятные слова соответствуют наиболее коротким (1 или 2 элемен.та) на выходе кодера 2. При видеосигнале отдельные сигналы имеют неодинаковую вероятность, потому что слабые выбросы, соответствующие слабым колебаниям яркости, являются более частыми, чем значительные выбросы, соответствующие резким колебаниям. Кодер 2 выдает, например, сигналы 0,01, 011... 01111111 (каждый О, следовательно, соответствует началу слова) .

Кодер 2 выдает слова в ритме тактового сигнала, поэтому дебит может иметь от

2,048 Mb/s до 8х2,048 Mb/s.

Слова с выхода кодера 2 записываются в блок б переменной памяти при помощи коммутатора 8 и блока 4 уплотнения. Блок б переменной памяти вместе с коммутатором 8 позволяет регулировать дебит, который очень нерегулярен на выходе кодера 2.

Коммутатор 8 имеет вход, непосредственно связанный с дифференциальным кодером 1 и может прерывать передачу во время движения строки. Он управляется сигналом, представляющим заполнение переменной памяти.

Кроме того, на передающей стороне включен блок 10 сравнения фаз, на входы которого поданы соответственно пилот-сиг- 50 нал и тактовый сигнал передачи, а выход разности фаз блока сравнения фаз подключен к дополнительному входу блока 4 уплотнения. На приемной:стороне включены запирающий блок 11 и последовательно 55 соединенные детектор 12 разности фаз, блок 18 буферной памяти и генератор 14, выход которого подключен к

65 на приемной стороне введены запирающий блок и последовательно соединенные детектор разности фаз, блок буферной памяти и генератор, выход которого подключен к соответствующему входу блока буферной памяти, на управляющий вход которого подан тактовый сигнал передачи. Кроме того, другой выход детектора разности фаз подключен к дополнительному входу декодера и к одному входу запирающего блока, выход которого подключен к соответствующим входам детектора синхронизации и детектора разности фаз, вход которого соединен с другим входом запирающего блока, причем выход пилот-сигнала генератора подключен к соответствующим входам декодера, блока переменной памяти, детектора синхронизации и детектора разности фаз, к соответствующему входу которого подключен выход блока переменной памяти.

На чертеже изображена структурная электрическая схема предложенного устройства.

Устройство для передачи .и приема цифровых сигналов связи содержит на передающей стороне на входе дифференциальный кодер 1, один выход которого через последовательно соединенные кодер 2 слов переменной длины и коммутатор 8 подключен к входам блока 4 уплотнения, а другой выход через генератор б синхронизации и синхронизирующему входу блока уплотнения, выходы которого через блок б переменной памяти подключены к управляющему входу коммутатора 8, а на приемной стороне — блок 7 переменной памяти, выход которого подключен к входам детектора 8 синхронизации и декодера 9, причем на вход считывания блока б переменной памяти на передающей стороне и на входы записи блока 7 переменной памяти на приемной стороне поданы тактовые сигналы передачи, а пилот-сигнал с выхода дифференциального кодера 1 подан на соответствующий вход кодера 2 слов переменной длины и генератора б синхронизации, соответствующему входу блока 18 буферной памяти, на управляющий вход которого подан тактовый сигнал передачи. Другой выход детектора 12 разности фаз подключен и дополнительному входу декодера 9 и к одному входу запирающего блока ll, выход которого подключен к соответствующим

Зо

Средний числовой дебит на выходе блока б переменной памяти составляет порядка двух бинарных элементов в слове. Однако, если память не полностью заполнена, возможны ошибки при считывании, коммутатор 8 передает слова из трех элементов с выхода дефференциального кодера 1. Когда блок в переменной памяти переполнен, коммутатор 8 прерывает передачу на строке, этот перерыв вызывает повтопение пое650528

l0

65 дыдущей строки. Кроме того, коммутатор 8 подает на блок 4 уплотнения информацию, характеризующую отбор, произведенный им.

На блок 4 уплотнения поступают также слова синхронизации, выдаваемые генератором 5 в ритме тактового сигнала. Слово синхронизации образовано псевдослучайным сигналом из 15 двоичных элементов и выдается гснсратором 5 один раз за строку при появлении фронта сигнала синхронизации, содержащего в дополнительном сигнале.

Блок 4 уплотнения вставляет информацию вслед за словом син«ронизации, выдаваемым генератором 5, которая располагается во время затухания дополнительного сигнала. Умноженный сигнал записывается в блок б переменной памяти с дебитом слов, выдаваемых тактовым сип1алом, и информация передается с блока б переменной памяти на блок 7 переменной памяти в ритме тактового сигнала передачи, зависящего от канала передачи. Так как длина слов изменяется в зависимости от транскодирования, частота передачи независима от частоты пилот-сигнала, и необ«одимо восстановить частоту пилот-сигнала при приеме для восстановления сигнала и для синхронизации записи в блок б переменной памяти и считывания в блоке 7 переменной памяти. Для этого блок 4 уплотнения получает информацию, «арактеризующую у«од частоты пилот-сигнала по отношению к частоте, связанной с частотой передачи. Эта информация выдается блоком 10 сравнения и вводится в блок 4 уплотнения вслед за информацией отбора, выдаваемой коммутатором 3.

При приеме сигнал прочитывается в блоке 7 переменной памяти в ритме частоты пилот-сигнала, восстановленной генератором 14. Затем детектор 8 отыскивает момент синхронизации, детектируя число совпадений между двоичными элементами н словом синхронизации, помещенным в блок

7 переменной памяти.

Восстановление частоты пилот-сигнала производится следующим образом. При передаче информация ухода d прочитывается в блоке 7 переменной памяти на собственной частоте FN генератора 14, затем детектируется так же, как и информация отбора, в детекторе 12 после определения слова синхронизации в детекторе 8, который посылает сигнал S. Информация d записывается в блоке 18 буферной памяти в ритме частоты F„, выдаваемой генератором 14, которая соответствует частоте строки передачи и прочитывается в ритме k. НТ. В зависимости от величины информации у«ода

d, импульс отсекается на частоте тактового сигнала, помещенной в память. Полученный сигнал воздействует на генератор 14.

Определение слова синхронизации производится с помощью запирающего блока

11. Детектор 8 отыскивает первую группу, содержащую то же количество двоичны« элементов, что и слово оиí«ðони3ацнп. Однако для слов с переменной длиной больше невозможно считать количество тактовы« сигналов для определения момента синхронизации и нужно декодировать принятый сигнал для запирания син«ронизации. Отыскивают синхронизацию внутри определенного окна при помощи запирающего блока

11, который включает временную базу, возвращающуюся на нуль, когда детектор 8 выдает на запирающий блок 11 сигнал S, соответствующий детектированию. Окно выоирается как КОMпромисс межд1 3 31 им окном, предохраняющим от отыскания ложной син«ронпзацип, и широким окном, которое предо«раняет от потери синхронизации прн возможны«ошибка«в пакете слов.

Для уменьшения влияния ошибок передачи допускают колебания плюс †мин четыре слова, ожидаемого положения спн«ронизации.

Декодер 9 выдает двоичные элементы с дебитом трех двоичных элементов в слова, с частотой 2,048 Мгц, слова кодируются в дифференциальной форме.

Введение дополнительны«блоков позволяет уменьшить искажение сигналов.

Формула изобретения

Устройство для передачи и приема цифровых сигналов связи, содержащее на передающей стороне на в«оде дифференциальный кодер, один вы«од которого через последовательно соединенные кодер ciaoâ переменной длины и коммутатор подключен к входам блока уплотнения, а другой вы«од — через генератор спн«роннзацнн — к син«ронизирующему в«оду блока уплотнения, вы«оды которого через блок переменной входу коммутатора, а на приемной стороне — блок переменной памяти, вы«од которого подключен к входам детектора син«ронизации и декодера, причем на в«од считывания блока переменной памяти на передающей стороне и на входы записи блока переменной памяти на приемной стороне поданы тактовые сигналы передачи, а пилотсигнал с выхода дифференциального кодера подан на соответствующий в«од кодера слов переменной длины и генератора снн«ронизации, отлпч а ющеес я тем, что, с целью уменьшения искажений сигнала, на передающей стороне введен блок сравнения фаз, на входы которого но аны соответственно пилот-сигнал н та.товый сигнал передачи, а вы«од разности фаз блока сравнения фаз подклю i;iополHèòñëüному в«оду блока уплотнения, а на приемной стороне введены запирающий блок и последовательно соединенные детектор раз650528

) !

Составитель Т. Маркина

Редактор T. Рь1балова Текрсд A. Камышникова Корректор С. Файн

Зак 58/179 Изд. № !82 Тираж 779 Поди испо.

НГ10 Государственного коьнггета СССР t10 делам изобретений и 0TKрь.! :«é

113035, Москва, K-35, Раушская наб., д. 4/5

Тнп, Харьк. фпл. пред. «Патент» ности фаз, блок буферной памяти и генератор, выход которого подкл1очен к соответствующему входу блока буферной памяти, на управлгпощий вход которого подан тактовый сигнал передачи, кроме того, другой выход детектора разности фаз подключен к дополнительному входу декодера и к одному входу запира1ощего блока, выход которого подключен к соответствующим входам дстектора синхронизации и детектора разности фаз, вход которого соединен с другим входа л запирающего блока, причем выход нилот-сигнала генератора подключен к со5 ответствующим входам декодера, блока переменной памяти, детектора синхронизации и детектора разности фаз, к соответствующему входу которого подкл1очеп выход блока переменной памяти.