Логический коммутатор

 

(6!) Дополнительное к авт. свил-ву г (51) М. Кл. (22) Заявлено 06.01.77(21) 2439098/18-24 с присоединением заявки №

G 06 F 1104

Гввудврвтввнивб ввивтвт

СССР вв двлви нввбрвтвнвй и вткрмтив (23) Приоритет

Опубликовано 15.03.79.Бюллетень № 10

Дата опубликования описания 18.03.79 (53) УДК 681.325. .65 (088.8) (72) Авторы изобретения В. С. Князькин, Ю. Т. Степанов, В. А. Трошанов и H. Ф. Юрков (71) Заявитель (54) ЛОГИЧЕСКИЙ КОММУТАТОР

Изобретение относится к автоматике и вычислительной технике.

В аппаратуре передачи данных, технике связи и дискретной автоматике применяются логические коммутаторы, предназначенные дпя выбора одной из входных информационных шин в соответствии с управляюшим кодом. и выдачи информации с этой шины на выход.

Известен коммутатор, содержаший . блок автономного управления, интерфейсный блок, двоично-десятичные счетчики с дешифраторами, устройство индикации, ключевые транзисторные матрицы, диодно-,оптронные матрицы (1).

Такой коммутатор довольно сложно реализовать в виде большой интегральной схемы.

Наиболее близким по технической сущности к данному изобретению является логический коммутатор, содержаший мультиплексоры, регист, информационные входы которого соединены соответственно с вьтходакти мультиплексоров и выходами коммутатора, выходы регистра подключены соответственно к первым информационным входам мультиплексоров, второй информациойный вход каждого из которых соединен с источником питания коммутатора f2j.

Набор мультиплексоров образует Tðåõразрядную схему коммутатора для выбора с восьми направлений. Информационные шины с шести направлений по три разряда в каждом подаются на входы мультит1лексоров. При этом самые верхние информационные шины каждой из групп соответствуют нулевому направлению прие« ма (управляющий код 000), следуюшие входы каждой группы соответствуют первому направлению приема (управляюший код 001). и т.д.

На все три мультиплексора передаются общие.сигналы управляюшего кода.

На регистр заведена связь команды приема. Выходы регистра соединены с информационными входами мультиплексоров, соответствуюшими шестому направлению

652553

В случае, когда коммутация информационных последовательностей сопровождается коммутацией тактовых последовательностей соответствующих направлений

$ рассматриваемый коммутатор также не обеспечивает приема информации без искажений в моменты смены управлявшего кода, так как искажениям информации в этом случае сопутствуют искажения так16 товых последовательностей. При однотактной работе источников информации эти искажения имеют вид недопустимого уменьшения длительности тактовых им- . пульсов в моменты переключений, дроблений импульсов тактовых последовательностей и т.п. При многократной работе к этим видам искажений тактовых последовательностей добавляются искажения тица наложения импульсов различных © тактовых последовательностей, а также изменение взаимного положения импульсов в тактовых последовательностях.

Нарушение порядка следования импульсов в тактовых последовательностях $ вызывает сбой в работе устройства обработки информации в том случае, если в его состав входят узлы, работающие по однотактной схеме и синхронизируемые частотой, представляющей собой результат объединения по ИЛИ {либо другйм способом) нескольких тактовых последовательностей. Для этих узлов появление лишнего импульса приводит

K смещению фазы выходных сигналов на

3$ величину интервала между очередным и лишним" импульсами, вследствие чего для дальнейших преобразований может быть выбрана ложная информация.

4О

Для обеспечения непрерывности контроля исправности устройств обработки необходимо, чтобы при переключении направлений не происходило искажений тактовых последовательностей, а именно, 4$: уменьшения до недопустимой велйчины

e- длительности импульсов, их перекрытия, а также нарушения порядка спедования имйульсов. При этом исключаются потери информации при переключениях направ$0 лений, а ее обработка производится в масштабе времени источника, что в ряде случаев является необходимым условием.

Келью изобретения является повышение достоверности работы коммутатора.

Это достигается тем, что в предлагаемый логический коммутатор введены дополнительный мультиплексор, счетные з приема (управлязОший код 3. l Q), Другие информационные входы, соответствующие седьмому направлению (управляющий код ill), соединены с цепью питания

" так, %то на них постоянно подаются лсьгические нули.

При подаче одного из кодов каждый из мультиплексоров выбирает соответствующую информационную шину и пропускает поступающую по ней информацию на выход.

В тот момент, когда на выходах Окажется информация, которая должна быть сохра-. нена, на вход подается команда приема и регистр принимает информацию с вйходов: мультиплексоров. После снятия команды приема регистр фиксирует эту информацию и может хранить ее вплоть до появлечия йовой команды на входе.

Если происходит обрыв одной из шин, подключенных ко входу, на выходы выдается информация-не с того напрви ения, которое требуется, чтб вИэйвает появлние ошибки в данных, а последняя мо-жет быть обнаружена известнь1йи "методами

Если, например, в машине есть паритетный контроль, то может быть зафиксир6вана любая константа с неверной четностью.

Однако применение такого логического коммутатора возможно лишь в случае, если синхронизация работы устройства обработки (УО} информации (машины} и источникОВ информационных и управляющих сигналов осуществляется от общего генератора синхронизирующих игналов.

На практике часто приходится коммутировать сигналы, поступающие От удаленных на значительные расстояний друг от друга источников, синхронизация работы которых производится автономными генераторами, имеющими разные номиналы рабочих частот. Вследствие этого информационные последовательности, поступающие на входы логического коммутатора, асинхройны н следуют с разными скоростями. Известный коммутатор не обесп чивает выдачу в устройство Обработки информационных йоследовательностей без потерь и искажений. Действительно, поскольку моменты смены управляющего кода по отношению к информационным последовательностям могут произойти в любое время, то на вйходы коммутатора информационные сигналы будут поступать с искажениями типа недопустимого уменьшения длительностей элементарных посылок {бит), что приводит к потерям информации устройством обработки при использовании в качестве приемных устройств. триггеры, синхронизируемые триггеры и формирователь тактовых последователь553 чисел), так и по количеству входов мультиплексоров.

На входы 23 коммутатора поступают тактовые последовательности первого, второго и т.д. направлений. Если источники инфэрмации и устройство обработки имеют многотактную систему синхронизации, т.е. для работы используются несколько тактэвых последовательностей, сдвинутых по фазе друг относительно дру э, то на входы 23 они поступают в виде одной последовательности, сэпержашей импульсы всех тактовых последовательностей данного направления. Тактовые последовательности со входов 23 коммутатора поступают на счетные триг геры 14, преобразующие их в импульснэпотенциальные последовательности, а с выходов счетных триггеров 14 — на входы синхронизируемых триггеров 16, осуществляющих привязку фронтов и спадэв сигналов импульсно-потенциальных последовательностей к частоте генератора устройства обработки, подаваемой на вход

12 коммутатора. С выходов синхронизируемых триггеров 16 импульсно-потенциальные последовательности, фронты и спады импульсов которых указывают на местоположение импульсов тактовых последовательностей направлений, подаются на соответсвуюшие входы мультиплексора 24. Назначением синхронизируемого триггера 21 является подавление помех, возникаюших на выходе мультиплексора

24 в моменты переключений вследствие разницы времени переключения синхронизируемых триггеров 16 и входов мультиплексора. Триггер 21, кроме того, вносит фиксированную задержку в тракт формирования тактовых последовательностей, регенерация которых осушествляется фэрмирователем 22. Регенерация заключается в выделении из фронтов и спадов импульсно-потенциальной последовательности импульсов определенной длительности, достаточной для синхронизации работы, а также в распределении этих импульсов по выходам 13 коммутатора.

Сигналы управления, поступаюшие на входы 8 и 9 коммутатора, а также информационные последовательности, поступающие на группы входов 4, 5 и 6 коммутатора, подвергаются привязке по фронтам и спадам сигналов к частоте генератора устройства обработки с помошью синхронизируемых триггеров 15, 17, 18, 19 и 20. С выходов синхронизируе, мых триггеров 17, 18 и 19 информационэ 652 ностей, выходы которого соединены соответственно с тактовыми выходами коммутатора, а вход через первый синхронизируемый триггер подключен к выходу дополнительного мультийлексора, первый % управляюший вход коммутатора через второй синхронизируемый триггер подключен к управляюшему входу регистра, вто- рой, третий и четвертый управляюшие входы коммутатора соответственно через <О третий, четвертый и пятый синхронизируемые триггеры подключены к управляющим входам упомянутых мультиплексоров, так- товые входы коммутатора соединены соответственно со входами счетных триггеров, выходы которых через синхронизируемые триггеры первой группы подключены к соответствуюшим входам дополнительного мультиплексора„ входы синхронизируемых триггеров второй, третьей и четвертой групп соединены соответственHD с информационными входами коммутатора, а выходы подключены к информационным входам сэответствуюших мультиплексоров, тактовые входы синхронизируемых триггеров и формирователя тактовых последовательностей соединены с пятым управляюшим входом коммутатора, соответствуюшие входы дополнительного мультиплексора соединены с источником питания коммутатора.

На чертеже представлена схема, представляюшая собой трехразрядный логический коммутатор, где обозначены мультиплексоры 1, 2, регистр 3, информацион3% ные входы 4-6, выходы 7, управляющие входы 8, 9 коммутатора, мультиплексор

10, вход 1 1 источника питания, управ- . ляюший вход 12, тактовые выходы 13, счетные триггеры 14, синхронизируемые

-триггеры 15-21, формирователь 22 тактовых последовательностей, тактовые входы 23 коммутатора, дополнительный мультиплексор 24.

Синхронизируемые триггеры 16, 17, 45

18 и 19 составляют соответственно первую, вторую, третью и четвертую группы триггеров. Мультиплексоры 1, 2 и 10 осушествляют выбор информацион«

56 ных последовательностей, а мультиплексор 24 — выбор тактовых последователь-, ностей соответствуюших направлений.

В зависимости от количества элементов, которые могут быть размещены в корпусе большой интегральной схемы, и количества выводов, коммутатор может наращиваться как по числу мультиплек- . соров (для коммутации многоразрядных

652553 ности работы, в него введены дополнительный мультиплексор, счетные триггеры, синхронизируемые триггеры и формирователь тактовых последовательносЗ тей, выходы которого соединены соответственно с тактовыми выходами коммутатора, а вход через первый синхронизируемый триггер подключен к выходу дополнительного мультиплексора, первый управляющий вход коммутатора через второй синхронизируемый триггер подключен к управляющему входу регистра, второй, третий и четвертый управляющие. входы коммутатора соответственно через третий, четвертый и пятый синхронизируемые триггеры подключены к управляющим. входам упомянутых мультиплексоров, тактовые входы коммутатора соединены соответственно со входами счетных триггеров, выходы которых через синхронизируемые триггеры первой группы подключены к соответствующим входам допол» нительного мультиплексора, входы синхронпзируемых триггеров второй, треть25 ей и четвертой групп соединены соответственно с информационными входами коммутатора, а выходы подклкьчены к информационным входам соответствуюпщх мультпплексоров, тактовые

M входы синхронизируемых триггеров и формирователя тактовых последовательностей соединены с пятым управляющим вхоь дом коммутатора, соответствующие входы дополнительного мультиплексора соединены с источником питания коммутаторе ные сигналы подаются на соответствующие входы мультиплексоров 10, 1 и 2.

С выхода синхронизируемого триггера

20 на управляющий вход регистра 3 подак гся сигналы -управления хранением информации.

С выходов мультиплексоров 10, 1 и 2 информационные последовательности поступают на выходы 7 коммутатора и íà входы регистра 3.

Частота следования импульсов синхронизирующей тактовой последовательности, подаваемой на вход 12 коммутатора, должна не менее, чем в два раза превышать частоту следования импульсов любой из тактовых последовательностей на входах 23 коммутатора.

Изобретение позволяет коммутировать асинхронные информационные последовательности без потерь информации устройством обработки, а также обеспечивае". непрерывность контроля устройства обработки при использовании в нем контроля, например, по методу дублирования.

Следует отметить, что если сигналы управления вырабатываются устройством обработки, то наличие в схеме коммута« тора синхронизируемых триггеров 15 и

20 не является обязательным. I

Логический коммутатор, содержащий мультиплексоры,. регистр, информационные входы которого соединены соответственно с выходами мультиплексоров и выходами коммутатора, выходы регистра подключены соответственно к первым информационным входам мультиплексоров, второй информационный вход каждого из ко» торых соединен с источником питания коммутатора, отличающийся тем, что, с целью повышения достоверФормула изобретения

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

N 480190, кл. Н 03 К 17/02, Н 03 К 17/60, 1973.

2. Авторское свидетельство СССР

% 440663, кл. G 06 F,1/04, 1973.