Цифровой регулятор
Союз Советских
Социалистических
Республик
605 В 11/14 Государственный Комитет СССР по делам изобретений и открытий Опубликовано 150579. Бюллетень йо 18 (З} УД)(814.125 (088. 8) Дата опу(зликования описания 180579 (72) Авторы ИЗОбрЕтЕНИя В. Я. Ремизов, В. В, Спирин, Г.С. Казанин и А.И, Слуцковский Всесоюзный научно-исследовательский институт геофизических (71) Заявитель методов разведки (54) ЦИФРОВОЯ РЕГУЛЯТОР Предложенное устройство относится к области регулирования сигналов и может быть использовано в каналах воспроизведения цифровых сейсморазве- 5 дочных станций и устройствах визуализации обработанной информации с целью сжатия динамического диапазона сигналов, представленных в цифровом. виде. В известном регуляторе цифровая автоматическая регулировка амплитуд применяется для сжатия динамического диапазона сигналов, что обеспечивае возможность визуального просмотра информации (1). При машинной обработке используется нормирование по средне- му значению модуля входного сигнала в некотором окне, Однако конструкция известного регулятора очень сложна из-за необходимости использо- () вания промежуточной памяти большогО объема, в которой следует разместить выборки {около 200 выборок) в пределах окна, Другое известное устройство регулировки амплитуд характеризуется меньшим объемом оборудования, обеспечивает избирательное сжатие динамическо, го диапазона сигналов и в то же время позволяет избежать серьезных нскаже- 30 2 . ний сйгнала, йо в недостаточной степени,и форма представления информации на выходе - аналоговая (2j» Наиболее близким к данному изобретению но технической сущности является цифровой автоматический регулятор амплитуд сейсьяМеской; станции (31, содержащий накопитель, сумматор, арифметаческйе блоки, регистр кода порядка и регистр результата, принцип действия которого основан на умножении сейсмических колебаний на специальный множитель, величина которого изменяется в зависимости от амплитуды колебаний на выходе регулятора. Устройство сконструировано так, что на основании выходных данных.и информации от предыдущих регулировок оно опреде ляет, находится ли выходной сигнал внутри заданного интервала амплитуд, Еспи на выходе регулятора наблюдается высокий уровень,то множитель уменьшается,а если низкий — то увеличивается. Таким образом,устройство осуществляет регулировку амплитуд через петлю обратной связи, поддерживающей уровень колебаний на выходе в цифровоь виде в установленных пределах подобно тому, как это осуществляется в аналоговых 3 662909 4 сейсмостайциях. Налйчие цепи обратной связи ограничивает быстродействие устройства, а наличие промежуточной памяти, умножителя и генератора множимого усложняет его. Умножение выборок одного периода сигнала на различные коэффициенты приводит к неранномернос- 5 ти воздействия на них, что ухудшает качество регулировки. Таким образом, недостатками прототипа являются сложность реализации и недостаточное качество регулировки, 10 Цель изобретения — упрощение цифрового регулятора и повышение точнос ти регулирования. Поставленная цель достигается тем, что регулятор содержит блок ныравни- 15 вания кодов порядков, регистр огибаю- щей, регистр регулирующего сигнала и логический блок, подключенный выходом ко входу регистра результата, к первым входам регистра регулирующего сиг-20 нала, арифметических блоков, регистра огибающей и к выходу регулятора, а входом — к выходу сумматора, первый вход которого соединен с выходом первого арифметического блока, а второй -ъ5 с выходом второго арифметического блока и вторым входом перного арифметического блока, третий вход которого подключен к выходу накопителя и к первому входу блока выравнивания кодов порядков, второй вход которого соединен с выходом Регистра регулирующего сигнала и вторым входом второго арифметического блока, третий вход — с третьим входом второго арифметического блока и выходом регистра огибающей, четвертый вход — с выходом регистра кода порядка, а выход - со вторым входом регистра огибающей, с входом Регистра кода порядка, со вторым входом регистра регулирующего сигнала и с йервым входом накопителя, второй вход которого подключен ко входу рег) л ятора, На чертеже представлена блок-схема цифрового регулятора, которая содержит объект регулирования 1, регистр 2 кода порядка, накопитель 3, блок 4 выравнивания кодов порядков, регистр 5 огибающей, арифметический блок 6, регистр 7 регулирующего сигнала, арифметический блок 8, сумматор 9, логический блок 10, регистр 11 результата, Цифровой Регулятор по данному изобретению построен на использовании 55 алгоритма рекурсивного типа, беэ петли обратной связи. Регулятор работает следующим образом; Входная выборка информации Пней<и)> представленная 2 или 3 битами информации, поступает на накопитель 3. Перед роведением каждого цикла регулировки выборки сейсмического сигнала код порядка величин U «»,) (напряже. ние сгибающей входного сигнала) и () р (и-) ) (Р".. гулирующее напряжение) из регистра 2 переписывается в блок 4 I выра нни вани я кодов порядков, осуществляющий опержд ю выравнивания порядкон и совместную нормализацию U вч(») с ()„(»„) и Ц (» )) . Пронеденйе ухаэанной операции заключается в сдвиге кодов величины И В), <») н накопителе 3 в сторону старших разрядов-и одновре.менного уменьшения на ™ 1 с каждым импульсом сдвига величины кода порядКа, записанной н блоке 4. Этот процесс продолжается до тех пор, пюка не наступит одна иэ следующих ситуаций: A. Величина кода порядка в блоке 4 уменьшилась до нуля, Тогда, если н старшем разряде блока 6 или одного из регистров 5, 7 (() в)(„), U (n <) УР(»„)) есть 1, то операция закончена, Величина кода порядка н ре,гистре 2 сохраняется для проведения регулиронки следующей выборки сейсмического сигнала U>z(»+,), Б. Величина кода порядков в блоке 4 уменьшилась до ну))я, но ни в блоке 6 и ни в одном из регистров 5, 7 (() в)((») . () (и-4), Ц р (» ) ) в -стар шем разряде нет 1 . В этом случае сдвиг кодов Uwx(n) в накопителе продолжается и при этом начинается сдвиг в сторону старших разрядов кодов () („,)и ()р(),„) в регистрах 5 и 7. Каждый сдвиг информации в регистрах 5 и 7 сопровождается увеличением на 1 кода порядка в регистре 2. При появле1 нии 1 н одном иэ старших разрядов блока 6 или регистров 5 и 7 (УВ),(,)) ) операция выравнйвания порядков и нормализация заканчивается, а в регистре 2 фиксируется код порядка величин U< („) и U p (») необходим и для проведения регулировки следующей выборки UzÄ(T)+<) В. Величина кодов порядка еще не уменьшилась до нуля, а в старшем разряде накопителя 3 появилась 1 . Тогда сдвиг кода ()В„()„) прекращается и начинается сдвиг в сторону младших разрядов кодов величин U (), <), Up(„<) в регистрах 5 и 7, В этом случае каждый сдвиг информации в регистрах 5 и 7 сопровождается уменьшением кодов порядков этих величин в регистре 2. Эта процедура заканчивается, когда величина кодов порядков в блоке 4 станет равной О, а в регистре 2 будет зафиксирован код порядка величин U („ö и Up() ° В результате нормализации и выравнивания порядков получаются величины с нулевым порядком н форме с фиксированной запятой. Процесс совместной нормализации приводит к увеличению или уменьшению чисел в одинаковое число раэ, что не отражается на результатах ны";;. лений, Однако, чтобы в следующем цикле величина U x(»+T) не претерпела изменений,необходимо хра1 5 66 29 нить порядок величин U«n) и Up(>)a регистре 2 кода порядка. По окончании процедуры выравнивания порядков и нормализации код величины U („) переписывается из накопителя 3 в первый арифметический блок б, а обратный код величины огибающей иэ регистра 5 во второй арифметичес1 кий блок 8. Вычисление разности кодов величин П 1, () — U (> ) производится в сумматоре 9, куда они поступают по команде из логического блока 10 и бло-10 ков 6 и U. Полученная разность переписывается из блока 10 в блок 8, где производится операция умножения ее на величину д / Г . В целях упрощения в предлагаемом регуляторе выбор постоянной времени,(производится таким образом, чтобы соотношение A,hit было кратно 2 ° Подобный выбор А(./ L< упрощает его физическое задание, которое сводится к подаче, потенциала П(МIt ) из блока 10 по определенной шине, соответствующей выбранной величине 2(, равной 4, Ы, 16 или 32 мс, в блок 8. При перезаписи разности U x(z) U<(„„) иэ сумматора 9 в блок Ы логи25 ческий блок 10 анализирует ее величину и, если (),„(„) p () (п ), то в блок 8 з апи сываетс я прямой к од раз ности, rlpH ()ьх(п) (U< (и-1) o6paтный код разности, Величина, полученная в результате приращение огибающей д()1() переписывается иэ блока 8 в арифметический блок б,а по окончании перезаписи код огибающей сейсмического сигнала переносится иэ регистра 5 в блок 8. 35 Вычисление суммы U<(„,) +д0„(п) производится в сумматоре 9, а результат вычислений - в регистр 5 и блок 6. Одновременно осуществляется перезапись обратных кодов ()Р(„ ) йэ регистра / в блок 8. Таким образом, в блоках 6 и 8 будут находиться код П„(„) и обраткод Up(q 1) ° Нахождение величин 4Up(h) и Up(p) осуществляется подобно hU«p) и ()1(п) ° Анализ разности, вычисленной в сумматоре 9, производится блоком 10. Результат вычислений Up(„) переписывается с выходов сумматора 9 блоком 10 в блок 8 и в регистр 7. для вычисления операции деления ко-50 ды выборки U>x(>,) сейсмического сигнала переписываются в блок 6. Фактически операция деления заменена суммированием по модулю 2 прямого и обратного кодов U8„(<) и Up(h) и выполняется 55 в сумматоре 9. Результат деления переписывается блоком 10 в регистр результата 11 и представляет собой отрегулированное значение выборки 0 „(„) сейсмического сигнала в цифровом виде. 60 09 Одновременно с пересаписью информации в регистр 11 блок 10 выдает сигнал в объект регулирования 1, разрешая выдачу новой порции информации, т.е. следующей выборки U „(„+() . Эффект от использования данного изобретения заключается в сокращении оборудования., в осуществлении возможности визуализации информации на лю- . бой стадии обработки и повышения точности регулирования в каналах воспроизведения цифровых станций эа счет индивидуальной регулировки в каждом канале. Формула изобретения Цифровой регулятор, содержащий накопитель, сумматор, арифметические блоки, регистр кода порядка и регистр результата, î T л и ч а ю шийся тем, что, с целью упрощения регулятора и повышения точности регулирования, он содержит блок выравнивания кодов порядков, регистр огибающей, регистр регулирующего сигнала и логический блок, подключенный выходом ко входу регистра результата, к первьж входам регистра регулирующего сигнала, арифметических блоков, регистра огибающей и к выхОду регулятора, а входомк выходу сумматора, первый вход которого соединен с выходом первого арифметического блока, а второй - с выходом второго арифметического блока и вторым входом первого арифметического .блока, третий вход которого подключен к выходу накопителя и к первому входу блока выравнивания кодов порядков, второй вход которого соединен с выходом регистра регулирующего сигнала и вторящая входом второго арифметического блока, третий вход .- с третьим входом второго арифметического блока и выходом регистра огибающей, четвертый вход — с выходом .регистра кода порядка, а выход — со вторым входом регистра огибающей, с входом регистра кода порядка, со вторым входом регистра регулирующего сигнала и с первым входом накопителя, второй вход которого подключен ко входу регулятора. Источники информации, принятые во внимание при экспертизе 1. Авторское свидетельство СССР Р 300859, кл. G01 Ч 1/28, 1969, 2. Патент США Р 3872465; кл„ 340-347, 1975. 3. Цифровой регулятор сейсмораэведочной станции ДРЯ IV, США, фирма Te)(as пз п бп(. 19 7 2. 66 29() 9 Составитель С, Громова Ре акто Б, Ге ен Тех е M. Петко Корректор A. Гриценко Заказ 2694/48 Тираж 1014 Подписное ЦНИИПИ Государственного комитета СССР,по делам изобретений и открытий с Филиал nlitl Патент, г. Ужгород, ул. Проектная, 4 
