Дифференциальный усилитель для запоминающего устройства на конденсаторах

 

ОП ИСАНИЕ

ИЗОБРЕТЕНИЯ

К ПАТЕНТУ

Союз Советскнк

С щнаинстическнк

Республик (61) Дополнительный к патенту— (22) Заявлено210775 (2t) 2156922/18-24 (23) Приоритет — (32) 2307.74 (3I ) 491023 (33) СР1А (51) М. Кл.

G 11 С 7/06

G 11 С 11/24

Государственный комитет

СССР оо делам изобретений и открытий (53) УДК 681. 327..67 (088. 8) Опубликовано 0 50 779. Бюллетень ¹ 2 5

Лата опубликования описания 0507,79 (72) Авторы изобретения

Иностранцы

Роберт Хит Деннард и Патрик Спампинато (США) Иностранная фирма Интернэшнл Бизнес Машинз Корпорейшн (Снщ) (71) Заявитель (5 4) ДИФФЕРЕНЦИАЛЬНЫЙ УСИЛИТЕЛЬ ДЛЯ ЗАПОМИНАЮЩЕГО

УСТРОЙСТВА НА КОНДЕНСАТОРАХ

Изобретение относится к области запомннающих устройств (ЗУ) и предназначено для усиления сигналов в интегральных ЗУ на однотранзисторных конденсаторных элементах памяти.

Известны дифференциальные усилители для ЗУ на конденсаторах, содержащие бистабильный контур или защелку на выходе усилителя (1,2,3). 10

Известны также дифференциальные усилители, содержащие кроме бистабильного контура дополнительный блок переключения и эталонные запомийающие эяементы (4). Однако в них отсут-15 ствуют основные блоки переключения между входами и выходами усйлителя, что снижает чувствительность усилителя, Наиболее близким техническим @ решением к изобретению является дифФеренциальный усилитель для ЗУ на конденсаторах, содержащий основные блоки переключения, входы которых соеди 5 нены со входами дифференциального усилителя, выходы - со входами управляемого бистабильного контура и с выходами дифференциального усилителя, общую шину и шины управления (5).

Недостатками этого устройства явля о ются большая потребляемая мощность и невысокая чувствительность.

Целью изобретения является повышение чувствительности дифференциального усилителя и уменьшение потребляемой MDIQHocTH °

Поставленная цель достигается тем, что в предложенный дифференциальный усилитель Введен дополнительный блок переключения, подключенный к входам управляемого бистабильного контура, и два эталонных зайоминающих элемента, соединенных со входами дифференциального усйлйтеля,общей шиной и одной из шин управления, другая шина ,управления, соединена с управляюшим. входом дополнительного блока переключения.эталонные запоминаюшие элементы содержат последовательно соединенные конденсатор и переключатель, например, на полевом транзисторе.

На фиг. 1 представлена электрическая схема дифференциального усилителя.; на фиг. 2 - временная диаграмма его работы.

Дифференциальный усилитель 1 содер" жит уйравляемый бистабильный .контур

2, основные блоки переключения 3, выходы которых соединены со входами

4 и 4 контура 2, а входы - с входато заряд с распределенной по бит/считывающему проводнику емкости перехо-, дит в емкость накопления элемента 6, за счет чего напряжение на емкости накопления увеличивается, а напряжение на шине считывания падает. Этот последний пад напряжения обуславливает то, что транзистор 12 лучше проводит ток для передачи заряда, Так как потенциал на контакте транзистора 14 больше потенциала на шине считывания по входу 5, то заряд с проводника по входу 4 стекает на вход 5 до тех пор, пока элемент 12 для передачи заряда почти не достигнет вновь состояния эапирания„ Заряд, который теряется на входе 4, в основном соответствует той величине, на которую увеличивается заряд накопиельной емкости элемента 6, так как аряд на распределенной по шине счи тывания емкости практически не изменяется. При этом обусловленное потерянным зарядом падение напряжения на входе 4 равно увеличению напряжения на емкости управляемого элемента накопления данных, умноженному на отношение емкости элемента б к емкостина входе 4.

Обычно сигнл считывания, возникающий на шине считывания, мал. Если же емкость на входе 4 выбрана большей в 2-3 раза, чем емкость элемента б, то на входе 4 получается относительно сильный сигнал.

После получения на- входах 4 и 4 сигнала на управляющйй вход контура .2 подают"напряжение по шине 17> и контур 2 медленно включается. При этом потенцйал.на входе.4 следует за потенциалом транзистора 15 с некоторым разрывом так, что транзистор 15 йа- прбводит. Шина считывания на входе 5 разряжается полностью до нулевого потенциала, а контур 2 не потребляет при этом мощность. Так как вначале запоминающие элементы не накап- . ливали заряда, то он переводится в состояние, соответствующее состоянию перед операцией считывания, напряжения на шинах 17 и 17з выключаются, а на шине 17 включается, что переводит усилитель в исходйое состояние.

При этом напряжение на шине 17@ может быть как импульсным, так и постоянным, однако предпочтительнее импульсное напряжение, так как это повышает быстродействие усилителя.

Формула изобретения

1. Дифференциальный усилитель для запоминающего устройства на конденсаторах, содержащий основные блоки переключения, входы которых соединены с входами дифференциального усилителя, ВыхОды - сО вхОдами управляемого бистабильного контура и с выходами дифференциального усилителя, 1общую Шину и шины управления, о т

3 673202 4 ми 5 и 5 дифференциального Усилите-. ля> подключенного к шинам считывания Зу, которые соединены с запоминающими элементами б ЗУ на конденсаторах.

Усилитель содержит также дополнительный блок переключения 7, ггодключенный к входам 4 и 4 контура 2, f 5 - которые одновременно являются выходами усилителя, и два эталонных запоми нающих элемента 8 и 8, которые подключены к входам 5 и 5 усилителя и состоят из последовательно соеди- 10 ненных конденсатора 9 и переключателя

10, управляющий вход которого подключен к одной из шин управления.

Другая шина управления подключена к управляющему входу блока переключе-15 ния 7. Остальные шины управления под- ключены обычным способом к усилителю и элементам б и 8 для реализации требуемой временной диаграммы работы устройства. 20

Блоки переключения 3 содержат два транзистора 11 и 12 и конденсатор 13, а контур - триггер на полевых транзисторах 14 и 15, истоки которых объединены и через транзистор 16 подключены к шине нулевого потенциала.

Работает усилитель следующим образом.

После подачи напряжений по шинам управления 17, и 17 начинается период предварительного заряда шины считывания по входам 5 и 5,пока транзисторы

12 и 12 не достигнут точки запирания тока, определяемой величиной опорного напряжения на шине 17 управлениЯ, которое после этого уменьшается до нуля, что обеспечивает запирание транзисторов 12 и 12 . Одновременно происх9дит распределение заряда на конденсаторе 13 и паразитной емкости на входе 4 ° 3a счет этого умень- 40 шается напряжение на входах 5 и 5

Так как транзисторы 11 и 11 все еще включены, напряжения на входах 4 и

4 достигают своего номинального значения. После этого напряжение по шине 45 управления 17 выключается, и период. предварительного заряда заканчивается.

Период считывания начинается включением напряжения по шине 17ь, за 50 счет чего транзисторы 12 и 12 открываются и напряжение на входах 5 и

5 увеличивается за счет перераспределений заряда. Одновременнб подается управляющее напряжение по шинам 17 и 17 на запоминающие элементы, подключенные к разным входам усилителя.

Элемент 8 имеет напряжение накопления, лежащее примерно s середине между нулевым и единичным напряжениями элементов памяти ЗУ.

При этом предполагается, что элемент б включен и что в относящейся к нему емкости заряд не накапливается. Ес .и на управляемый, проводник сАЬв элемента б подается напряжение, 65 с.

673202

17Ф

177 Р

17 0

17 О

17s

176

Составитель fO.Óèàêos

Техред C. Мигай Корректор Е.tlanrr

Редактор Л.утехина

3аааа 3775,с57 тир сс 650 Ild7 aaaсаое

ЦНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35„ Раушская наб., д.4/5 с

Филиал ППП Патент, r.Óæãoðoä, ул. ГГроектйая,4 л и ч а ю ш и и с я тем, что, с целью повышения чувствительности и уменьшения потребляемой мощности усилителя,,он содержит дополнительный блок переключения, подключенный ко входам управляемого бистабильного контура, и два эталонных запоминающих элемента, соединенных со входами дифференциального усилителя, обшей шиной и одной из шин управления,,другая шина управления соединена с управляющим входом дополнительного блока переключения.

2. Усилитель, по п. 1, о т л и ч а ю шийся тем, что эталонный запоминающий элемент содержит пос1 ледовательно соединенные конденсатор и переключатель.

Источчики информации, принятые во внимание при экспертизе

1. Патент СИЛ Р 3514765, кл. 340-173 18.08.70.

2. Патент СИЛ 9 3774176, кл. 340-173, 20.11.73.

3, К. Stein et aII "Storage Array

;and Sense/Refresh Cirauts for

Sing1e Transistor Memory CeIIs"

1ЕЕЕ 1БЯ-СС, 1972, ГеЬгиагу.

4. электроника, пер. с англ.

1973, 9 19, с. 47-48.

5. Патент СРИ Р 3760381, кл. 340-173, 18.09.73.