Усилитель считывания

 

О П И С

ИЗОБРЕ

К АВТОРСКОМУ

Союз Советских

Социалистических

Республик (61) Дополнительное к а (22) Заявлено 05.04.76 ( (51) М. Кл,з

G 11 С 7 00 с присоединением з (53) УД1х 681.327.66 (088.8) (43) Опубликовано 30.12. (45) Дата опубликования ло делам изобретений и открытий (72) Автор изобретения

В. H. Синеокий (71) Заявитель (54) УСИЛИТЕЛЬ СЧИТЫВАКИЯ

Целью изобретсш.я является сокращение готреблясмой усилителем мощносгп прпсохранении высокого его быстродействия.

Для этого усилитель считывания содср>кит инвертор, повторитель тока, гспсра-.оры тока, разделительные элементы, причем Ht lход первого промежуточного каскада подключен через повторитель тока ко входу выходного каскада, второй вход — через

10 первые разделительные элсмспты ко входу выходного каскада. через псрвый генератор тока — к шине питания, а через второй генератор тока — к шине разрешения с штывания, связанной через ипвсртор с одним из

15 входов дифференциального каскада,а через параллельно включенные третиЙ гснсра.гор тока и второй разделительный элемент— со вторым входом второго промежуточного каскада, выход которого соединен со вхо20 дом выходного каскада, выход которого под1.лlo÷åí ко второму входу второго промежуточного каскада через третьи разделите..иные элементы.

На чертеже изооражена электрическая

25 схема предлагаемого усилителя.

Усилитсль содержит днфферспцнальный каскад 1, состоящий пз транзистора 2, база которого связана с входом «О>: запом шающего устройства, и транзистора 3, база ко30 торого через инвсртор 4 подключена к шине

ГосУдаРствеииый комитет (23) Приоритет

СССР

Изобретение относится к вычислительной технике и может быть использовано при построении интегральных запоминающих устройств.

Известен усилитель считывания, который выполнен на транзисторах и содержнт два параллельных усилительных каскада, один из которых усиливает сигналы малой амплитуды, другой — сигналы большой амплитуды (1). Усилитель предполагает достаточно высокую помехоустойчивость, но достигается она значительным усложнением схемы за счет использования двух параллельных каскадов и избыточностью элементов, что отрицательно влияет на надежность усилителя.

Наиболее близкий по своей технической сущности к изобретеничо является усилитель считывания, содержащий дифференциальный каскад, выход которого подключен к первому входу промежуточного каскада, входной каскад, выход которого подключен к первому входу первого промежуточного каскада, выходной каскад, шины питания и разрешения считывания (2).

Известный усилитель обеспечивает высокое быстродействие схемы, но за счет присутствия в ней шести источников постоянного тока характеризуется значительным потреблением мощности, ийттзн т но:. .,:: к- ..скФт4

40365

640365

5 разрешения считывания, а также резистор 6, связывающий выход дифференциального каскада — эмиттеры транзисторов 2 и

3 с иервым входом первого промежуточного каскада 7 — коллектором транзистора 8.

Входной каскад 9 содержит транзистор

10, база которого связана с входом «1» запоминающего устройства, и резистор 11, связывающий выход входного каскада 9— эмиттер транзистора 10 с первым входом второго промежуточного каскада 12 — коллектором транзистора 13.

Выходной каскад 14 содержит выходной транзистор 15, база которого соединена с выходом второго промежуточного каскада 12 — эмиттером транзистора 13 и коллектором 16, база которого связана с базой и коллектором транзистора 17 и выходом первого промежуточного каскада 7— эмиттером транзистора 8.

База выходного транзистора 15 через первые разделительные элементы 18, содержащие последовательно соединенные диоды 19 и 20, подключена ко второму входу первого промежуточного каскада 7— база транзистора 8, которая через первый генератор тока 21 связана с шиной питания -ЕП, а через второй генератор тока

22 — с шиной 5 разрешения считывания, к которой также через параллельно включенный третий генератор тока 23 и второй разделительный элемент — диод 24 подключен второй вход второго промежуточного каскада 12 — база транзистора 13, которая связана через третьи разделительные элементы 25, состоящие из последовательно соединенных диодов 26 и 27, с выходом усилителя — коллектором транзистора 15.

Диоды 19, 18, 24, 26, 27 подключены к базам транзисторов 8 и 12 полярностью, соответствующей полярности базовых областей упомянутых транзисторов 8, 12 относительно их эмиттеров или коллекторов.

Усилитель считывания работает следующим образом.

В паузе между считываниями транзистор 13 второго промежуточного каскада закрыт, а транзистор 8 первого промежуточного каскада 7 находится в активном режиме, определяемом постоянным током генератора тока 21 (1 21), который распредсляется между входом транзистора 8 первого промежуточного каскада и первыми разделительными элементами 18 на базу транзистора 15 выходного каскада 14.

Коэффициент передачи повторителя тока

28 равен единице. Поэтому входной ток повторителя тока 28 — 1вц(1+р) равен току

lg< — 1вв в цепи первых разделительных элементов 18, т. е. 1в8 (1+/) = Iq — 1вз, 12! откуда 1вь = ", где 1вв — базовый ток

2+ транзистора 8 первого промежуточного

55 каскада 7, а P — коэффициент усиления по току транзистора 8.

Поэтому общее потребление усилителя в паузе между считываниями не превышает (2 1 ), уровень напряжения при этом на базе транзистора 15 выходного каскада 14 равен U„-,s+ Up»> — Uig — Uzp, чем обеспечивается надежное закрытое состояние транзистора 15.

При считывании на шине 5 разрешения формируется уровень логической «1», открывается транзистор 13 второго промежуточного каскада 12 через управляемый импульсом разрешения третий генератор тока 23 и увеличивается входной ток транзистора 8 первого промежуточного каскада 7 через управляемый импульсом разрешения второй генератор тока 22 так, что входные токи транзисторов 8 и 13 промежуточных каскадов 7, 12 становятся одинаковыми. Разделительный элемент 24 при этом з а кр ыт.

Инвертор 4 формирует на входе транзистора 3 дифференциального каскада 1 логический «О».

Усилитель отрабатывает разность потенциалов между входами «О» и «1» запоминающего устройства. В зависимости от того, на каком входе более высокий уровень напряжения, открывается транзистор 16 повторителя тока 28 или транзистор 14 выходного каскада 14. При равенстве потенциалов на входах «О» или «1» токи через транзисторы 8, 13 равны, и транзистор 16 обеспечивает закрытое состояние транзистора 15, чем исключается возможность появления помех на выходе при переходных процессах в запоминающем устройстве.

Уровень выходного напряжения на выходе усилителя — коллекторе транзистора 15 при наличии более высокого уровня напряжения на входе входного каскада 9, чем на входе «О» дифференциального каскада 1, определяется разницей Уэь|я+ U>ai4 —, Ugs— — Uzz и может при необходимости задаваться в пределах 0,1 — 0,3 В.

При наличии более высокого уровня напряжения на входе «О» дифференциального каскада 1, чем на входе «1» входного каскада 9, напряжение на базе транзистора 15 определяется из выражения Upas+

+ Upp s — U g — Ugp, которое аналогично BbIшеприведенному выражению для определения напряжения в паузе между считываниями.

Согласование входного сопротивления усилителя с выходным сопротивлением запоминающего устройства и ограничение токов при переходных процессах считывания обеспечивают резисторы 6 и 11 соответственно дифференциального 1 и входного 7 каскадов.

После прекращения импульса разрешения считывания (формируется уровень логического «О») прекращаются токи от вто640365

Вкад рого 22 и третьего 23 генераторов тока, на выходе инвертора 4 формируется уровень логической «1», рассасываются накопленные заряды из базы транзистора 13 второго промежуточного каскада 12 через разделительный элемент 24, чем обеспечивается быстрое прекращение тока через транзистор 13 второго промежуточного каскада 12.

Если паузе между считываниями предшествовало открытое состояние транзистора 15 выходного каскада 14, т. е. более высокий уровень напряжения был на входе

«1» входного каскада 9, эффективное рассасывание зарядов, накопленных в базе транзистора 15, происходит за счет того, что весь ток генератора 21 идет в базу транзистора 8 первого промежуточного каскада 7 (обратная связь через первые разделительные элементы 18 не работает), усиливается в р раз транзистором 8 и обеспечивает эффективное рассасывание заряда таким же током из базы транзистора 15 вы ходи ого ка с када 14.

Таким образом обеспечивается быстрый переходной процесс рассасывания накопленных зарядов базы транзистора 15 выходного каскада 14 при незначительном потреблении тока (2 I») в паузе между считываниями, высокая линейность и помехоустойчивость в широком диапазоне питания и температур.

Использование обратных связей через первые 18 и третьи 25 разделительные элементы обеспечивает необходимое ограничение степени насыщения транзисторов 16 и

15 и ограничение токов через транзисторы

8 и 13 промежуточных каскадов 7, 12 по достижении требуемых уровней. Этим обеспечивается высокое быстродействие предлагаемого усилителя и его экономичность.

Формула изобретения

Усилитель считывания, содержащий дифференциальный каскад, выход которого подключен к первому входу первого промежуточного каскада, входной каскад, выход которого подключен к первому входу второго промежуточного каскада, выходной каскад, шины питания и разрешения считывания, отлич а ющи и с я тем, что, сцелью сокращения потребляемой усилителем мощности, он содержит инвертор, повторитель тока, генераторы тока и разделительные элементы, причем выход первого промежуточного каскада подключен через повторптсль тока ко входу выходного каскада, второй вход — через первые раздели20 тельные элементы ко входу выходного каскада, через первый генератор тока — к шине питания, а через второй генератор тока — к шине разрешения считывания, связанной через инвертор с одним из вхо25 дов дифференциального каскада, а через параллельно включенные третий генератор тока и второй разделительный элемент— со вторым входом второго промежуточного каскада, выход которого соединен со вхо33 дом выходного каскада, выход которого подключе;r ко второму входу второго промежуточного каскада через третьи разделительные элементы.

Источники информации, 35 принятые во внимание при экспертизе

1. Патент СШЛ, № 3812434, кл. 330 — 19, 1973.

2. Патент CILIA, ¹ 3760194, кл. 307/235, 1973.