Усилитель считывания
Оп ИСАНИЕ
ИЗОБРЕТЕН ИЯ
К АВТОРСКОМУ СВКДИТЕЛЬСТВУ
Союз Советских
Социалистических
Республик (11) 531 192 (51) Дополнительное к авт. свчд-ву (22) Заявлено 18.12.73 (21) 1977793/24 с присоединением заявки № (23) Приоритет (43) Опубликовано 05.10.76. Бюллетень № 37 (45) Дата опубликования описания 01,06.77 (51) М. Кл
G 11 С 7/06
Государственный комитет
Совета Министров СССР па делам изаоретений и открытий (53) УДК
628.327.6 (088.8) (72) Авторы изобретени я Л. П. Домнин, А. Н, Маковий, А. С. Савлук и Д. П. Федоров (71) Заявитель (54) УСИЛИТЕЛЬ СЧИТЫВАНИЯ
Изобретение относится к области вычислительной техники и предназначено для работы в схемах микромощных ЗУ IIBM.
Известны усилители считывания, один из которых содержит входной дифференциальный усилительный каскад, состоящий из дифференциальной пары усчлительных транзисторов одного типа проводимости, в коллекторные цепи включены нагрузочныг резисторы, а эмиттеры соединены с коллектором транзистора термостабильного источника тока (1).
Наиболее близким техническим решением к данному изобретению является усилитель считывания, содержащий входной дифференциальный усилительный каскад, выполненный на двух транзисторах и-р-и проводимости, эмиттеры которых соединены с термостабилизированным источником тока, а коллекторы — со входом промежуточного усилительного каскада, выход которого соединен со входом логического каскада. (2).
Однако в таком усилителе при высоких перепадах потенциалов "О" и "1" ключевой схемы возникает необходимость в увеличении рабочего тока или повышении номиналов резисторов. При этом повышение номиналов резисторов приводит к значительному снижению быстродействия, ухудшению надежности и температурной нестабильности.
Целью изобретения является повышение надежности работы усилителя считывания.
Поставленная цель достигается тем, что предложенный усилитель считывания содержит термостабилизированный каскад, на двух парах транзисторов различных типов проводимости, транзисторы первой пары которого и-р-и-проводимости включены инверсно, коллекторы соединены с эмиттерами транзисторов дифференциального усилительного каскада, коллекторы транзисторов которого подключены к коллекторам второй пары
15 транзисторов, базам и противоположным эмиттерам первой пары транзисторов и к входам промежуточного усилительного каскада. Базы второй пары транзисторов и змиттеры через резисторы соединены с источником тока.
Предлагаемый усилитель считывания показан на чертеже.
Он содержит входной дифференциальный усилительный каскад на транзисторах 1, 2, термостабилизированные источники тока 3, 4, транзисторы 5, 6 противоположного типа проводимости, 531192 резисторы 7 — 9, инверсно включенные транзисторы 10, 11, промежуточный усилительный каскад 12 и логический каскад 13.
Усилитель считывания работает следующим образом.
При подаче сигнала "О" с микромощной логической ячейки на вход Т усилителя считывания коллекторный ток транзистора 1 резко уменьшается. При этом на вход ffусилителя считывания подается сигнал "1". Положительный импульс напряжения на коллекторе транзистора 1 отпирает инверсно включенный транзистор 10 и за счет источ9 ника тока 4 он вводится в режим насыщения. В результате потенциал эмиттера становится близок потенциалу его коллектора, потенциал базы трачзистора 10 — потенциалу его коллектора, и транзистор 10 запирается.
Поскольку транзисторы 5 и 6 являются источниками тока, то коллекторньгй ток транзистора 5 становится равен базовому току транзистора 10, а эмиттерный ток транзистора 11 — коллекторному току транзистора 6, т. е. транзистор 10 работает в режиме насыщения при малых значениях статического коэффициента усиления.
При обратном перепаде напряжений между базами транзисторов 1 и 2 происходят аналогичные процессы.
Сигнал с коллекторов транзисторов 1 и 2 первого дифференциального усилителя поступает на базы второго дифференциального усилителя на транзисторах противоположной проводимости. Этот каскад работает при больших токах и обеспечивает высокий коэффициент усиления и значительный уровень сигнала, снимаемого на базы динамической схемы, работающей при токах, обеспечивающих работу подсоединяемых к ней более мощных последующих логических схем.
Для термостабилизации усилителя применены термостабилизированные источники тока. Режим усиления в соответствии с необходимым входным током (напряжением) и одр::дс;е:,: — и;,, током может быть задан нр:; О;.,Оп;,;...:: Гз..,.. .
Технико- экономический;ффект ",.зс:;,, заключается в том, что зз счс Г ыпеде;i!.:i, с
ТОРОВ РаЗЛИЧНЫХ ТИПОВ НРОВОД. МОСТ. ПОЗ быстродействие усилителя с-.,;;:ãü-.взп..., хоустойчив ость и надежность.
I1I o».! y.i <
Усилитель считьн1 а1ия, соде;-.1 з и. дифференциальный ус11лите::з11ь и .:-."Ка., ненный на двух транзисторах:.. р-..-.i;. ýo=.,, 15 эмиттеры которых соединены с ...ер;Ос, . зированными источниками ток;,. а к::..: ..:.:Г,.: входом промежуто шого ускл = выход которого соешшеп со каскада, О т л и ч а 1о гц и!1 с з;з 0 повышения нацежност11 рзботь.: с, .; .. вания, он содержит термос ;!c,п,: кад на двух парах транзнсто;,сп рз проводимости, транзисторы 1;орной;.,;;.,:,,:.;,:., О .
П" Р- П ПРОВОДИМОСТИ ЬК I10 !CНЫ 111Ж f) r O, К П 1
25 тОрЫ СОЕДИНЕНЫ С ЭМИТтЕрамн ГрЗПЗ.;":ò Ç-„-,,;. ч .. ренциального усилите11ы*.ого к::::",;-:„:,:;. к:;.пк., транзисторов которсго ноцк.iiu :с;:. .—:,: .-,;,,::;:::.::; .; второй пары транз11сторов, b:. .: ..с ложным эмиттерам первой нзр.. ф) входам промежуточного успп., 1с.. базы второй пары трзнзисторо:., ".i резисторы соединены с источник э.
Источники информа11ад1, i
35 при экспертизс:
1 — КаталОГ интсГ1эаль!1ы:: Г
142 — 159, ЦБП, 1975 г, 2 Gated Гc %ed С1, со -. .; .,<, c:",o
Я ХО1З Д. 1, Рл с 1, т г,)
1972, Составитель В. Гуркин
Техред М. Левицкая
Корректор H. Волотовская
Редактор Л. Утехина
Заказ 5422/126
Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4 Гираж 723 Подпи сное
IIHMHDH Государственного комитета Совета Министров СССР по делам изобретений и открытий
113035, Москва, Ж вЂ” 35, Раушская наб., д. 4/5
