Многофункциональный логический элемент

 

1 ;5 я

О П И С Л Н-И -F " "

ЫЗОБРЕТЕН ЫЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Со1оз Советских

Социалист йц есина

Республик

14 (61) Дополнительное к авт. саид-ву (22) Заявлено 29.04.77 (21) 2478077/18 — 21 с присоединением заявки. РВ (23) Приоритет

19/00

Гаеударстаеаав1е комитет

С СР еа делам аэебретеней и еткритнй

Опубликовано 15.09.79. Бюллетень .% 34

Дата опубликования описания 15.09.79

621.375. (0888) (72) Авторы изобретения

В. А. Мищенко и А. Н. Семашко (71) Заявитель (54) МНОГОФУНКЦИОНАЛЬНЦЙ ЛОГИЧЕСКИЙ ЭЛЕМЕНТ

Изобретение относится к области автоматики и вычислительной техники.

Известен многофункциональный логический элемент на МОП-транзисторах, реализующий все функции двух переменных 11).

Недостатком известного элемента является сложность и низкая надежность.

Цель изобретения — упрощение элемента и повышение надежности.

Поставленная цель достигается тем, что в .10 многофункциональном логическом элементе

МОП-транзисторы соединены по схеме rpex элементов равнозначности и одного элемента И, причем входы первого и второго элементов равнозначности соединены с соответствующими

15 информационными и управляющими шинами, а выходы через элемент И подключены к первому входу третьего элемента равнозначности, второй вход которого соединен с соответствующей управляющей шинсй.

На фиг. 1 приведена блок-схема многофункционального логического элемента; на фиг. 2— его принципиальная схема на МОП-транзисторах.

Многофункциональный логический элемент содержит трн элемента равнозначности 1, 2 и 3 и элемент 4 И. Первые входы элементов 1 и 2 соединены с управляющими шинами 5 и 6, а вторые входы — с информационными шинами

7 и 8 соответственно, а выходы через элемент

4 И подключены к первому входу элемента 3 равнозначности, второй вход которого соединен с управляющей шиной 9, а выход — с выходной шиной 10. При этом элементы 1, 2, 3 и 4 выполнены на МОП-транзисторах.

Многофункциональный логический элемент работает следующим образом.

На управляющие шины 5, 6, 9 элементов 1, 2, 3 равнозначности подают набор управляющих сигналов и одновременно на информационные шины 7 и 8 элементов 1 и 2 равноэначности— информационные сигналы в виде двоиятых кодов обрабатываемой информации.

В зависимости оТ сигналов, постутицощих Bs шины 5, 6, 9, элемент реализует ту или иную функцию в соответствии с таблицей,.где приняты следующие обозначения: 01, 0.Е, 03—

68614б

Продолжение таблиць|

О Al

Таблица

А2 еализуемой

А2

А2

О Аl — А2

А2 О 10

1 Al

А2

А2

А1

1 1 Al

1 1

А2 О Al

А2

А2

А2

0 Al

Al

А2

А1

À1

А2

3 сигналы на шинах 5, 6, 9, Al, A2 — сигналы на шинах 7 и 8 соответственно.

Al А2 1 1

Формула изобретения

Многофункциональный логический элемент на МОП-транзисторах, отличающийся тем„что, с целью упрощения и повышения на(дежности, МОП-транзисторы соединены по схеме трех элементов равнозначности и одного элемента И, причем входы первого и второго элементов равнозначности соединены с соответст2О вующнми информационными и управляющими шинами, а выходы через элемент И подключены к первому входу третьего элемента равнознач25 ности, второй вход которого соединен с соответствующей унравляннцей шиной.

Источники информации, принятые во внимание прн экспертизе

1. Авторское свидетельство СССР И 269599, кл. Н 03 К 19/ОО, 30.12.б8 (прототип).

686146

Составитель Л. Дарьина

Техред 3.Фанта Корректор М. Вигула

Редактор Н. Коган

Заказ 5483/54 Тираж 1060 Поднисное

UHHHIIH Государственного комитета СССР по делам изобретений и открьпий:

113035, Москва,Ж вЂ” 35, Раушская иаб., д. 4/5

Филиал ППП "Патент", г. Ужгород, ул. Проектнаи, 4

Многофункциональный логический элемент Многофункциональный логический элемент Многофункциональный логический элемент 

 

Похожие патенты:

Триггер // 666644

Изобретение относится к радиотехнике и может быть использовано в радиоэлектронных устройствах различного назначения, в частности, в усилительных устройствах, импульсных устройствах, автогенераторах

Изобретение относится к электронике и предназначено для использования в логических устройствах на комплементарных МДП транзисторах, его задачей является упрощение логического элемента, решаемой за счет изменения связей истоков первого n-МДП и второго p-МДП транзисторов 3 и 2, позволившего использовать общие p-канальный и n-канальный МДП ключи 5 и 6 для формирования логических состояний функции F по обоим выходам 10 ДИЗЪЮНКЦИЯ F с t (F+t) и 12 ЗАПРЕТ F по t (F)

Изобретение относится к электроизмерениям, автоматике, импульсной, преобразовательной и др.технике и может быть использовано в качестве многофункционального устройства, например, сравнение фаз или напряжений, или длительностей, или формирователей в интегральном исполнении

Изобретение относится к электроизмерениям, автоматике, импульсной, преобразовательной и др.технике и может быть использовано в качестве многофункционального устройства, например, сравнение фаз или напряжений, или длительностей, или формирователей в интегральном исполнении

Изобретение относится к электроизмерениям, автоматике, импульсной, преобразовательной и др.технике и может быть использовано в качестве многофункционального устройства, например, сравнение фаз или напряжений, или длительностей, или формирователей в интегральном исполнении

Изобретение относится к цифровой вычислительной технике и может использоваться в МДП больщих интегральных схемах устройств каскадной логики

Изобретение относится к цифровой вычислительной технике и может использоваться в МДП больщих интегральных схемах устройств каскадной логики

Изобретение относится к области вычислительной техники и интегральной электроники, к интегральным логическим элементам БИС

Изобретение относится к элементам автоматики и вычислительной техники, в частности к магнитным тонкопленочным запоминающим и переключаемым элементам

Изобретение относится к устройству включения более высоких напряжений на полупроводниковой интегральной схеме с первой последовательной схемой из первого p-канального и первого n-канального транзистора, которая включена между выводом для первого высокого и выводом для первого низкого потенциала, с второй последовательной схемой из второго p-канального и второго n-канального транзистора, которая включена между выводом для первого высокого потенциала и первым входным выводом, причем точка соединения обоих транзисторов первой последовательной схемы соединена с выводом затвора второго p-канального транзистора и образует вывод для выходного сигнала, причем точка соединения транзисторов второй последовательной схемы соединена с выводом затвора первого p-канального транзистора, и причем вывод затвора второго n-канального транзистора образует второй входной вывод
Наверх