Устройство для контроля дешифраторов

 

Союз Советскик

Социалистических

Республик

ОП ИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

G 06 Г 11/10 есударстаеккык кемктет

СССР еа делам кзабретеиий в открытке

Опубликовано 05.10.79; Бюллетень №37 (53) УДК 681.327. . 17 (088.8) ,r

Дата опубликования описания 15.10.79 (72) Автор изобретения

В. В. Артюшенко (7) ) Заявитель (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ

ДЕШИФРАТОРОВ

Изобретение относится к устройствам, вычислительной техники и может найти применение для контроля устройств управления вычислительных машин и других дискретных автоматов.

Известно устройство, содержащее регистр, дешифратор и узел контроля, позволяющий идентифицировать ошибки регистра и дешифратора, недостатком которого является малая гибкость контроля, наличие нескольких контрольных разрядов регистра а также значительные затраты оборудования при дешифрировании отдельных групп разрядов регистра 11}.

Наиболее близким к данному изобретению техническим решением является устройство для контроля дешифраторов, содержащее входной регистр с контрольным разрядом, дешифратор, выходы разрядов входного регистра соединены с соответствующими входами дешифраторов, узлы объединения, представляющие собой многовходовую

:вертку по модулю два, выходы дешифратора соединены с соответствующими входами узлов объединения по четности, схему сравеения, входы схемы сравнения соединеньг с выходами .узлов объединения по четности с сверткой по модулю два и выходом контрольного разряда входного регистра14.

Недостатком данного устройства является малая разрешающая способность и гибкость контроля, так как дешифрируемый код входного регистра контролируется единственным контрольным разрядом, кроме того, контроль не позволяет отличить ошибки регистра и дешифратора.

Целью изобретения является повышение разрешающей способности и гибкости конт-, роля группы дешифраторов.

Указанная цель достигается тем, что устройство содержит самояроверяемые узлы свертки, два элемента ИЛИ, элементы равнозначности, причем выходы узлов объединения по четности соединены с соответствующими входами. самопроверяемых узлов свертки, первые и вторые выходы каждого самопроверяемого узла свертки соединены; с соответствующими входами элементов рав-. нозначности и вторым и гретьим входами схем сравнения, входы первого элемента

ИЛИ соединены с вьтходамт1. схем сравнения, входы второго элемента ИЛИ соединены с выходами элементов равнозначности, выi

>В

> Г зв

Л ;

Л

БВ

«5 ходы элементов :.,!11И явля;;: ".1 выходами

ЪCTРОНСТВЯ.

1-!а чертеже изображена блок-схема устройства.

Устройство содержит в.-.одной регистр 1 с контрольными разрядами 2 и 3 по четно первый из которых отис«сится и инфо;.. мнционным pa3pHnav 4 и 5, Второй — — к информационным разрядам 6 и 7, денг:., 1ряторы 8 — - 10, узлы 11 -- 14 обьедннен«я по

C3iiI0прОВеp5jCMhIE $3JIhI 15 H 6, свертки, схемы 17 и 18 сравнения. элеме(ггы

19 и 20 равнозначности, элементы 2! и ".2

ИЛИ.

Выходы каждого из дешифрата.::-. . -:. !! )0 разбиты на группы и соединеш парями узлов 11 и 14 об»единения стнссти таким образом, что при четной ка iu«Ha 1«H сигнялан на Входе дешифрятора, выходы узлов объсдине!)ия на чстност««pH четной парс ныдяк) Г логическую комбинацию 10, при нс"1< тнаи 01 . В кaчестпс уЗлОВ Объел>!и< н«Я «0 ч< тнастп магу Г быть испс льзав<1 !(ы м <10ГОВ> Одавь!с элсм< HThl И 11 «1 1;ill

И K IK!«310ùcå ИЛИ. Вы>н)ды ден!ифряторя

9 p!13,IP,I<. I!»l Ha . (Вс Cp)i Hilhl OTHOCHTC. h! . р;13 ряда 5 р< Г«стра 1,к перВОЙ Гру ппе Относ5!ТС5! В»! Y() (hi, которь!с возбужда)отея прн нулс-вом (четном) значении этого разряда к Второй — те Выходы, ка ГOphic ВОЗбужд»ются при ед«lшчном (нс с Гном) a-íà«cíèè, ЭТ5! >кс вь!Ходы де)цифратора 9 гакже разбиты ня две группы относ«тел»но разрядов 6 .регистр>! I. К первой группе относятся вы)(0 1hl д< (нифраторя 9, Возбу>K)ja!olцiиеся, при на.! Ичи!! В р;lзрЯдах 6 чсTHОй KOYОииaци и, к второй - — те выходы, KOTOp!**le возбуждаK)Tc5) при ня. Iи I«H В них !1е lстнОЙ КоМВН на. ции. Грмппы четных и H< «C! I!I относительно раз рЯдя 5 реГ«ст1)а 1 Выходов деш IppaTopa

9 подкл!0(ены к узлам 12 объединения по че Насти, группы четных ll нечетных отно<.ительно разрядов 6 - — к >злам 13 обьединсн«я iio чегности. Т>!Нос подключение позВОЛЯ< :Т ПОДСОЕДИНЯТЬ КОНТ )ОВИР :< МЫЙ шифратор к разрядам рег«cTpa, связанн:1м с несколькими кантрол»ными разряда,iH. с, повысить гибкость контр<.ля. Выходы узлов 1! и 12 объед«нсния по четности нодс аединсны к самос!роверяемому узлу 15

<)неpTK«!!ричем выходы каждой пары узлов

l и 12 объединения «0 !стности годклю-laiOT С 51 !(< ", H О M У и P Н О Л У В ХО ЦУ (3 V. 0 П P 0 В Е— ряемаго узла 15 свертки. Аналогично соединены узлы 13 и 14 объединения по четности и сямапровсряемый узел 16 свертки. ! ямапроверясмые узлы 15 и 16 свертки подкли>Иены к схемам 17 и 18 сравнения, котоРЫС СОЕДИПЕНЫ ПО ВХОДУ таКжЕ С СООтВЕтетВ,:ащим«контрольными разрядами ? и 3 регистра l. Сигналы с Выходов самопроверя< мых узлов 15 и 16 свертки поступа!от также На элеме Ггы 19 и 20 равнозначности.

Выходы с: eiil 17 и 18 сравнения и элемен г<н) 19 и 20 равнозначности подсоединены к элементам 2! vi 22 И,!1И, выходы которых япляlатс я Вь! ходя ми устро яств!1.

Устрайстна функционирует следующим об<) а за IM.

В регистр 1 записывается код вместе с контрольными разрядами, информационные разряды 4 — 7 поступают на дешнфряторы 8 — 10, где происходит дешифрировяние. При отсутствии неисправностей в устройстве в любой момент времени возбужда. ется только один выход каждого дешифря тора 8 — — 10. 11оэтому на выходах пар узлов

1! — 14 объединения по четности появляютсч комбинации двоичных сигналов 01 и 10.

11!ричем на выходах .!ар узлов 11 и !4 объединения по четности комбинация 01 соотвеTcTBvpт нечетному коду во всей дешифр«руемай группе разрядов регистра l, комби«ация 10 --- четкому колу. В отличие от них сигналы ня выха",3!. «я„,:злав 12 и 13 обьединен«я по четно«"; — !iii)едсляют чет«ОСТ» ТОЛЬКО ТОЙ 1аС И,",С! <ИС!)рнруCI

Часть устройства, состоя)дяя из самопроверяемого узла 16 свертки, схемы 18 сравнения и элемента 20 равнозначности работает так же, как часть устройства, включающая самопроверяемый узел 15 свертки, схему 17 сравне«ия и элемент 19 равнозначности, поэтому описьнзается функционирование толька первой из них.

Самопроверяемый узел свертки обладает следующим, логическими своиствами. При подаче на каждый пярнь:й вход разрешенных комбинаций 01 или 10 на его парном выходе также появляется разрешенная комбинация

01 или 10. Если на одном из парных Входов появится запрещенная комбинация 00 или 11, то на парном выходе также Возникает запрещенная комбинация 00 или 11.

При отсутствии неисп авйостей в дешифряторах 8 и 9 на входы самопроверяемого узла 15 свертки подаются только разрешенные комбинации, поэтому Hà парном выходе также возникают только разрешенные комбинац«и, ня которые элемент 19 равнозначности Выдает ня Выходе нулевой сигнал.

590 18"

Если комбинации сигналов 01 на парных входах и выходе самопроверяемого узла свертки поставить в соответствие логическую единицу, а комбинации 10 — логический нуль, то окажется, что данный узел кроме указанных функций, реализует еще и функцию Исключающее ИЛИ от многих парных входов.

Та«как комбинации сигналов на выходах узлов 11 и 12 объединения по четности определяют четность соответствующих групп разрядов регистра 1, а самопроверяемый узел 15 свертки реализуют многовходовую функцию Исключающее ИЛИ, сигналы на парном выходе самопроверяемого узла 15 свертки указывают на четность всех разрядов регистра 1, связанных с контрольным разрядом 2. Схема сравнения проверяет соот15 ветствие между сигналами на выходах узла 15 и значением контрольного разряда 2.

Неисправности дешифраторов 8 и 10, соответствующие отсутствию возбужденного выхода и наличию лишних воз(ужденных выходов приводят к появлению запрещенных комбинаций 00 или 11 на выходах соответствующих пар узлов 11 — 14 объединения по четности, а затем — на парном выходе самопроверяемого узла 15 или !6 свертки.

Элемент равнозначности 19 или 20 рырабатывает сигнал ошибки, поступающий через элемент 22 ИЛИ на выход устройства.

Аналогиччые неисправности дешифратора 9 могут вызывать появление сигналов ошибки на выходах обоих элементов 19 и 20 равнозначности. Запрещенные комбинации на парных выходах самопроверяемых узлов 15 и 16 могут вызвать также появление сигналов ошибок и на выходах схем 17 и 18 сравнения.

Г1ри наличии ошибки по нечетности в коде, записанном в разрядах 2, 4 и 5 регистра 1, схема сравнения 17 обнаружит несоответствие между четностью разрядов 4 и 5, определяемой разрешенной комбинацией на парном выходе самопроверяемого узла 15 свертки, и контрольным разрядом 2. С ее выхода сигнал ошибки через элемент 2!

ИЛИ поступает на выход устройства. Ана, логично происходит обнаружение ошибки по четности в разрядах 3, 6 и 7 регистра I.

Пусть а — сигнал ошибки с выхода элемента 21 ИЛИ, b — сигнал ошибки с выхода элемента 22 ИЛИ, тогда логические комбинации сигналов а .и Ь представляют следующую информацию:

6 г.b — определена ошибка по четности в регистре 1; (a bvab) =b -- определена ошибка функционирования дешифратора, правильность информации в регистре I не определена;

ab — — ошибка регистра 1 и дешифратора отсутствую-,.

Устройство допускает подключение контролируемых дешифраторов к информационным разрядам регистра, связанным с несколькими коктрольными разрядами, позволяет отличить отдел ьные неисп равности регистра и дешифратора, что определяет повышение гибкости и разрешающей способности контроля.

Формула изобретения

Устройство для контроля дегцифраторов, содержащее входной регистр, и пар узлов, объединения по четкости, схемы сравнения, причем выходы информационных разрядов входного регистра соединены с соответствующими входами контролируемых дешифраторов, выходы каждого контролируемого дешифратора соединены с входами соответствующих пар узлов объединения по четности, первый вход каждой схемы сравнения соединен с выходом соответству«кцего контрольного разряда входного регистра. отличаюи<ееся тем, что, с целью повышения разрегцающей способности и гибкости контроля, око содержит сах:опроверяемые !злы свертки, два элемента ИЛИ, элементы равнозначности, пр«чем выходы узлов объединения по че-:.кости соединены с соответствующими входами самопроверяемых узлов свертки, первь.е и вторые вь:ходы каждого самопроверяемогo узла свертки соединены с cootветствующими входами элементов равнозначности и вторым и третьим входами схем сравнения, входы первого элемента ИЛИ соединены с выходами схем сравнения, Входы второго элемента ИЛИ соединены с выхода ми элементов равнозначности, выходы элементов ИЛИ являются выходами устройства.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР № 408310, кл. G 06 F 11/10, 1972.

2. А вторское свидетельство CCC P № 222015, кл. С 06 F 5/02, G 06 F 1!/00, 1967 (прототип).

690485

Составитель И. Мвзокоствый

Редактор В Герцев Техред О. Лугонав Корректор Л. Гриценко.

Заказ 6067/46 Тнранг 780 Подввсвое

ЦНИ ИПН Государственного «омнтета СССР по делам изобретений н открытий

113035, Москва, Ж вЂ” 30, Раушскан наб,; д. 4/5

Филиал ППП «Патенте, г. Ужгород, ул. Проектная, 4