Самонастраивающийся регулятор

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. сеид-ву (22) Заявлено 100378(21) 2588369/18-24 с присоединением заявки № (23) Приоритет

Опубликовано 15,11,7g, Бюллетень ¹ 42

Дата опубликования описания 15,11,79

Союз Советских

Социалистических

Республик

«ц 697973

Ж

/Г (51)М. Кл.

С 05 В 13/02

Государственный комитет

СССР по делам изобретений и открытий (53) УДК 62-50 (088,8) (72) Авторы изобретения

A.N.Øóáëàäç е, С, В. Гуляев, Н. П.Лапченко и A. Г.уланов (71) Заявитель

Ордена Ленина институт проблем управления (54 ) САМОНАСТРАИВАЮЩИЙСЯ РЕГУЛЯТОР

Изобретение относится к автоматике и может быть использовано в системах управления промышленными объектами, в частности объектами с переменным коэффициентом усиления.

Цифровой самонастраивающийся регулятор построен на основе изменения коэффициента усиления в соответствии с информацией об ошибке управления (Ц.

Недостаток известного регулятора

его низкая точность.

Наиболее близ ким к предлагаемому по технической сущности является самонастраивающийся регул чтор, содержа- 15 щий первый блок умножения и последоватеЛьно соединенные дифференциатор, первый сумматор, второй сумматор и пороговый элемент, последов ат ел ьно соединенные второй блок умножения, 2О времяимпульсный преобразователь, цифровой пропорциональный блок, третий сумматор и преобразователь цифра-аналог, выход времяимпульсного преобразователя через цифровой интег-2$ ральный блок соединен со вторым входом третьего сумматора, вход дифференциатора через первый блок углножения соединен со вторыми входами первого и второго сумматоров (2) . 30

Недостатком данного регулятора является невысокая точность регулирования при малых скоростях изменения входного си гн ал а.

Цель изобретения — повышение точности регулирования.

Указанная цель достигается тем, что регулятор содержит первый блок памяти и последовательно соединенные счетчик и второй блок памяти, выходы первого и второго блоков памяти соединены со входом второго блока умноже— ния, а входы счетчика и первого блока памяти соединены с выходом порогового элемента.

На чертеже изображена блок-схема предлагаемого изобретения.

Самонастраивающийся регулятор содержит дифференциатор 1, первый, второй и третий сумматоры 2, 3,4, пороговый элемент 5, счетчик 6, первый и второй блоки памяти 7,8, первый и второй блоки умножения 9,10, которые образуют контур настройки общего коэффициента усиления и времяимпульсный преобразователь 11, цифровои пропорциональный блок 12, цифровой интегральный блок 13, преобразоват »ь цифра-аналог 14.

697973

Характеристикой, определяющей выбор коэффициента усиления регулятора, янляетс я время пребыв ания из ображающей точки системы в секторе С/E //СВ+Я/. Если это время превышает некоторое эталонное время N«ro включается больший коэффициент усйления регулятора, при выходе изображающей точки из сектора происходит включение усиления регулятора. Если время пребывания изображающей точки системы в секторе не превышает N, то переключение коэффициента усиления регулятора не происходит и регулятор функционирует с меньшим коэффициентом усиления.

Регулятор работает следующим об15 разом.

В одном такте работы регулятора ошибка регулирования, представленная в цифровом виде, считывается н первый блок умножения 9 и дифференциатор 1.

Значение производной и ошибки, умноженной на константу С, поступает на первый сумматор 2, на выходе которого генерируется неличина /СЯ+а/. Эта величина вместе с ошибкой Р, умножен-,25 ной на константу С, поступает на второй сумматор 3, на выходе которого, в свою очередь, образуется величина

CIÅ/-/СЯ+Е/ ° Пороговый элемент 5 ,вырабатывает сигнал О, если 30

С/8/-/СЕ+ Е/) О, и 1, если С/Е//CE.+ 8/40. Этот сигнал поступает на счетчик б и первый блок памяти 7, При подаче 1 содержимое счетчика обнуляется, при подаче О текущее 35 значение счетчика увеличивается на 1, а выход счетчик а вырабатывает значение 0 . При достижении некоторого наперед зацанного значения И счетчик выРабатывает сигнал 1 и дальней- 40 шее значение содержимого счетчика блокирует=я. При поступлении на вход парного и второго блоков памяти 7 и

8 сигнала 1 содержимое К, К этих регистров считывается во второй блок умножения 10, при поступлении 45 на вход этих регистров сигнала 0 считывания не происходит. Таким образом, в зависимости от интервала времени, н течение которого выиолняется условие С/8/-/ +Е/р0, на выходе второго блока умножения 10 вырабатывается либо К 6 либо K 6 . Полученный сигнал через времяимпульсный преобразователь 11 поступает на вход цифрового пропорционального блока 12 55 и цифрового интегрального блока 13, суммирование выходов которых осуществляется в третьем сумматоре 4, а преобразование в аналоговый вид — в преобразователе цифра-аналог 14. 60

Повышение точности регулирования достигается за счет обеспечения инвариантности общего среднего коэффициента усиления системы самонастраивающийся регулятор-объект.

Введение в схему регулятора контура настройки общего коэффициента усиления позволяет определить скорость протекания переходного процесса объекта, а тем саьым оценить коэффициент усиления объекта, и включать соответствующий коэффициент усиления регулятора, с тем чтобы общий средний коэффициент усиления системы цифро вой регулятор-объект оставался н основном инвариантным IIo отношению к изменению коэффициента усиления объекта.

Предлагаемый регулятор может быть использован для управления значительно большим классом объектов, чем известные регуляторы, в частности для управления объектами с меняющимся в широких пределах коэффициентом усиления. Это позволяет использовать регулятор в системах, где управление объектом осуществляется с помощью заслонок, например н металлургии, нефтехимии, энергетике.

Формула из обретения

Самон астраив ающий с я регулятор, содержащий первый блок умножения и последовательно соединенные дифференциатор, первый сумматор, второй сумматор и пороговый элемент, последовательно соединенные второй блок умн ожен и я, времяимпул ьсный пр ео бр азовн атель, ци фрон ой пропорциональный блок, третий сумматор и преобразователь цифра-аналог, выход времяимпульсного преобразователя через цифровой интегральный блок соединен со вторым входом третьего сумматора, вход дифференциатора через перный блок умножения соединен со вторыми входами первого и второго сумматоров, отличающийся тем, что, с целью повышения точности регулятора, он содержит первый блок памяти и последовательно соединенные счетчик и нторой блок памяти, выходы первого и второго блоков памяти соединены со входом второго блока умножения, а входы счетчика и первого блока памяти соединены с выходом порогового элемента.

Источники информации принятые но внимание при экспертизе

1. Теория систем с переменной структурой. Под ред. С,В.Емельянова.

М., Наука, 1970, с.110-112.

2, Авторское свидетельство СССР

9 574701 кл. G p5 В 13/02, 1973.

697973

Составитель A.Ëàùåâ

Техред М. Келемеш Корректор.М.демчик

Редактор A.Êðàâ÷åíêî

Филиал ППП Патент, г.Ужгород, ул.Проектная,4

Заказ 6555/12 Тираж 1015 Подписное

ЦНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб,, д.4/5