Аналоговое запоминающее устройство

 

Союз Советскик

Социалистических

Республнн

ОЛ ЫСЛН И Е(„„71оо7 (61) Дополнительное к авт. спид-ву (22) Звивлено 01 0 1.77 (21) 2469591/18-24 е присоединением зяявхи М (23) П риоритет—

Опубликовано 15.01 80 Бюллетень J%

Дитя опубликование «зпися1:.ии 25.01.80 (51 ) М. Нл.

8 11 С 27/00 (53) УДК 681.З2-ó,, .66 (088.8)

11ренделев и о. Н. с (5«1) )Щ аДД1 (Я()Я 1«ПЩ1ИНЛ 1- .11111.Р УСТРО14СТ В«3

Изобретение относится к области автоматики„ вычислительной техники и измерительной техни. ки и может быть использовано в устройствах преобразования аналоговой информации.

Известно магнитное аналоговое запоминающее устройство с разрушающим считыванием, в котором в качестве запоминающего элемента использован ферромагнитный сердечник с прямоугольной петлей гистерезиса (1|. Чаще всего выходная величина этих устройств представлена

16 временным интервалом, формиров айне которого осуществляется схемой с обратной связью, аналогичной феррит-транзисторной ячейке, Наиболее близким техническим решением к данному изобретению является аналоговое запоминающее устройство, содержащее ферромагнитный сердечник с расположенными на нем обмотками записи и считывания и обмоткой обратной связи, которая через резистор соединена с базой основного транзистора и с шиной управления, коллектор основного транзистора подключен к концу обмотки считывания, начало которой соединен с шиной нулевого потенциала, и шину сигнала блокировки считывания (2).

He;"„ocTàTêoM известных устройств яв1 яе сся тО, 11О В рядЕ Слуя««ЕВ НалH11..Е KOpp - но :::... и цепочк«1 ока„".ывается недостаточным ддя пода,лення импульса помех H устранения ложного считьтваш1я, и низкий порог срабатыа "пия оснспного транзистора н наличие положпседнп : обратной связи обуславливают Высокую чувствительность к помехам, которые имеют место В ,многоканальных системах.

Целью изобретения является повьппение Номехоустоичивости устройства.

Это достигается тем, что в предлагаемое устройство Введен дополнительный транзистор, коллектор которого соединен с базой основного транзистора, змиттер дополнительного ранзистора соед1нен с шиной нулевого по1епц:-13ла, а база — с шиной сигнала блокировки.

Сущность изобретения поясняется чертежом, на котором изображена электрическая схема предложенного аналогового запоминанпцего устройства.

Оио содержит ферромаг11итный серде«п1нк с прямоугольной петлей гистерезиса, обмотку записи 2, обмотку считывания 3, один конец

Тираж 662

Подписное

ЦНИИПИ Заказ 8769/51

Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4

3 71007 которой соединен с шиной 4 питания, а другой — с коллектором основного транзистора 5, обмотку обратной связи 6, один конец которой соединен с шиной 7 нулевого потенциала, а другой — через резистор 8 соединен с базой

5 транзистора 5, эмиттер которого соединен с шиной нулевого потенциала,.дополнительный транзистор 9, коллектор которого соединен с базой основного транзистора 5, эмиттер — с ши- .

1ной нулевого потенциала„а база — с шиной 10 сигнала блокировки, база транзистора 5 соединена с шиной 11 управления.

Дополнительный транзистор 9 управляется сигналом блокировки, подава:мым"на его вазу. На время записи и время хранения записан- 15 ной информации сигнал блокировки имеет уровень, достаточный для поддержании транзистора 9 в состоянии насыщения. Поэтому все помехи на базе транзистора 5, возникающие как при записи, так и наведенные на цепь коман- эо ды считывания, шунтируются открытым переходом коллектор-эмиттер транзистора 9, падение напряжения на котором в состоянии насыщения может быть только десятки мВ, что значительно меньше напряжения открывания транзисто- 25 ра 5, составляющего сотни мВ. К моменту считывания информации сигнал блокировки снимается, т. е. его уровень близок к потенциалу общей шины, так что транзистор 9 закрывается, Сопротивление перехода коллектор-эмиттер >g транзистора 9 в этом случае велико и составляет сотни кОм. Это значительно больше сопротивления открытого перехода база" эмиттер транзистора 5, следовательно, операция чтения протекает нормальным образом. Если в схеме использованы транзисторы проводимостью, указанной на чертеже, то уровни сигнала блокировки могут быть обеспечены интегральной микросхемой серии ТТЛ.

Использование дополнительного транзистора

9, управляемого сигналом блокировки, позволяет отказаться от. применения корректирующей RC-цепочки и источника напряжения смещения базы транзистора 5; При этом надежность хранения информации значительно выше.

Формула изобретения

Аналоговое запоминающее устройство, содержащае ферромагйпньш,сердечник с расположенными на нем обмотками записи и считывания и обмоткой обратной связи, которая через резистор соединена с базой -основного транзистора и с шиной управления, коллектор основного транзистора подключен к концу обмотки считывания, начало которой соединено с шиной питания, эмиттер основного транзистора соединен с шиной нулевого потенциала, и шину сигнала блокировки, о т л и ч а ю щ е е с я тем, что, с целью повышения помехоустойчивости устройства, в него. введен дополнительный транзистор, коллектор которого соединен с базой основного транзистора, эмиггер дополнительного транзистора соединен с шиной нулевого потенциала, а база — с шиной сигнала блокировки.

Источники информации, принятые во внимание при экспертизе

1.. Авторское свидетельство СССР И 350165, кл. Н 03 K 13/20, 19?2, 2. Автоматика и телемехаиика, 11О 3, с. 105, 1966 (прототип) .