Устройство для обслуживания запросов к оперативной памяти

 

" АТ;,, О л Й с Я-"- и -е

ЙЗОБРЕТЕЫЙЯ (63} Дополиительиое к авт. саид-ву (22) Залвлеио 1 509.7 7(21,)2527 156/18-24 (g ) (2 с присоедииеиием заявки Hо

G Об F 9/18

G Об F 13/06

Государствеиный комитет ссср по делам изобретеинй и открытий (53) УДК881. 325 (088. 8) ()пу ликоваио 250180. рллетеиь Ио 3

Дата опубликоваиия описания 28Л1-80

A.À.Ìÿ÷åâ

Pf) а@ВИтЕЛЬ ИнститУт электРОнных УпРавлиоЩих машин (5 ) УСТРОЙСТВО ДЛЯ ОБСЛУЖИВАНИЯ ЗАПРОСОВ

К ОПЕРАТИВНОЙ IIANHTH

Изобретение относится к области вычислительной техники, в частности, к устройствам для обслуживания запросов и может быть использовано в качестве приоритетного устройства.

Известно устройство для обслуживания запросов к оперативной памяти, содержащее регистры, дешифраторы, регистры молки, схемы совпадения, регистры динамического приоритета, формирователи сигналов разрешения конфликтов, триггеры управщения, входные и выходные вентили, элементы

И, ИЛИ, задержки и дифференцирующие схемы (1) . -15

Недостаток устройства состоит в том, что оно требует повышенных затрат оборудования.

Наиболее близким к изобретению по технической сущности и достигаемо-2О му .результату является устройство для обслуживания запросов к оперативной памяти, содержащее регистр внепроцессорных запросов, регистр запроссв на прерывание, регистр запросов йроцессора, схему сравнения, схему управления, схемы выдачи„ причем выходы регистров приоритета подключены ко входам соответствующих схем выцачи и схемы сравнения; вьт- ходы которой подключены через схемы выдачи к линиям связи с периферийньзы абонентами, управляющие входы всех регистров и схем подключены к соответствующим выходам схемы управления (2) .

Недостаток устройства состоит в том, что оно не позволяет предостав-. лять приоритет запросам процессора при обслуживании запросов периферийных абонентов, обслуживание которых может быть задержано. Это приводит к тому, что устройство обладает ограниченными функциональнымй возможностями.

Цель изобретения — расширение функциональных возможностей эа счет обеспечения переменной дисциплины обслуживания запросов йроцессора.

Поставленная цель достигается тем, что в. Устройство для обслуживания запросов к оперативной памяти, содержащее первый, второй и третий регистры, первые входы которых являются соответственно первым, вторым и третьим входами устройства, первый, второй и третий элементы И, выходы которых являются соответственно первым, вторым и третьим .выходами устройства, блок управления, первый

711574 выход которого соединен с первыми входами первого, второго и третьего элементов И, схему сравнения, первый и второй выходы которой соединенй со вторыми входами соответственно первого и второго элементов И, первый элемент НЕ, выход которого соединен с первыми входами четвертого и пятого, элементов И, причем выходы первого и второго регистров соединены со вторыми входами соответственно четвертого и пятого элементов И, третьи входы которых соединены со вторым выходом блока управления, третий выход блока управления соединен со вторыми входами первого, второго и третьего регистров, выход третьего регистра соединен со входом первого элемента

НЕ и со вторым входом третьего элемента И введены шестой, седьмой и восьмой элементы И, второй и тре- 20 тий элементы НЕ, элемент ИЛИ-НЕ, четвертый регистр, причем выход четвертого регистра соединен с гервым входом шестого элемента И, и через второй Элемент НŠ— с пер- 25 выми входами седьмого и восьмого элементов И, выходы которых соединены соответственно с первым и вторым входами схемы сравнения, первый выход четвертого элемента И соеди- З0 нен с третьим входом схемы сравнения и через третий элемент НЕ— с первым входом элемента ИЛИ-НЕ, второй вход и выход которого соединены соответственно с выходом первого элемента НЕ и со вторым входом шестого элемента И, третий вход которого и первый вход четвертого регистра соединены соответственно с первым и третьим выходами блока управления, второй выход четвертого и выход пятого элементов

И соединены со вторыми входами соответственно седьмого и восьмого элементов И, а второй вход четвертого регистра и выход шестого элемента 45

И являются соответственно четвертым входом и четвертым выходом устройства.

Структурная схема устройства представлена на чертеже. - 50

Устройство для обслуживания запросов к оперативной памяти содержит регистры 1-4, элементы H 5-8, блок управления 9, элементы И 10,11, элементы НЕ 12,13, элементы И 14,15, элемент НЕ 16, схему сравнения 17, элемент ИЛИ-НЕ 18, входы 19-22, выходы 23-26.

Регистр 1 используется для хранения запросов процессора различного 60 приоритета, обычно в порядке убывания приоритетов следующим образом: контроля и диагностики, записи результата, выборки операндов, выборки команды. 65

Регистр 2 служит для хранения запросов на прерывание процессора от периферийных абонентов.

Регистр 3 хранит запросы по внепроцессорному доступу к памяти от периферийных абонентов, которые имеют наивысший приоритет среди всех запросов.

Регистр 4 служит для хранения непроцессорных запросов от периферийных абонентов, которые могут иметь низкий приоритет по сравнению со всеми. запросами процессора к памяти за исключением запросов выборки команды.

Устройство работает следующим образом .

При наличии запроса в регистре

3 через элемент HE 12 блокирует прохождение запросов с выхода регистров 1 и 2, и через элемент ИЛИ-НЕ

18 — выдача запросов из регистра 4 через элемент И 8. По сигналу с пер-. вого выхода блока управления 9 сигналы разрешения доступа к памяти с выхода регистра 3 через элемент

И 7 и выход 25 поступают к периферийному абоненту, имеющему запрос с наивысшим приоритетом. После обслуживания памятью данный периферийный абонент снимает запрос со входа 21.

При отсутствии запросов в регистре

3 запросы регистра 1 (за исключением запроса выборки команды) имеют приоритет относительно запросов регистра 4. Поэтому сигнал с первого выхода элемента И 10 через элемент HE 16 и элемент ИЛИ-НЕ 18 блокируют выдачу запросов из регистра 4 через элемент И 8.

Запросы регистра 4 имеют приоритет перед .запросами регистра 2, которыеидентифицируют запросы на преры вание Поэтому через элемент HE 13 сигналы с выхода регистра 4 блокируют на элементе И 15 выдачу запросов с регистра 2,,и на элементе И 14 запроса выборки команды со второго выхода элемента И 10.

В зависимости от взаимного приоритета запросов регистра 1 и 2 на схеме сравнения 17 осуществляется их сравнение. Запросы с наивысшим приоритетом с выхода схемы сравнения 17 (первого или второго) через соответствующий элемент И (5 или 6) поступает либо на выход 23 (в процессор), либо на выход 24 (к периферийному абоненту) .

Таким образом, изобретение позволяет блокировать запросы абонентов при одновременном появлении внепроцессорных низкоприоритетных запросов от периферийных абонентов и запросов от процессора, что обеспечивает расширение функциональных возможностей.

При этом уменьшается среднее время выполнения команд процессора, 711574 что обеспечивает увеличение.производительности процессора и системы в целом.

Изобретение особенно эффективно использовать в электронно-вычислительных машинах (ЭВМ), соединенные через адаптеры локальной связи с другими

ЭВМ в многомашинном комплексе, с высокой интенсивностью запросов синхронного типа к оперативной памяти.

Кроме того, реализация предлагаемо- о го устройства целесообразна в ЭВМ, периферийные абоненты которых используют память асинхронного типа °

В сравнении с известным устройством изобретение обеспечивает повышение производительности процессора на 5-10% в зависимости от типа

ЭВМ и интенсивности внепроцессорных низкоприоритетных запросов.

Формула изобретения

Устройство для обслуживания запросов к оперативной памяти, содержащее первый, второй и третий ре- 25 гистры, первые входы которых являются соответственно первым, вторым и третьим входами устройства, первый, второй и третий элементы И, выходы которых являются соответственно щ первым, вторым и третьим выходами устройства, блок управления, первый выход которого соединен с первыми входами первого, второго и третьего. элементов И, схему сравнения, первый и второй выходы которой соединены со вторыми входами соответственно первого и второго элементов И, первый элемент НЕ, выход которого соединен с первыми входами четвертого и пятого eMeHTo H, причем выходы первого40 и второго регистров соединены со вторыми входами соответственно четвертого и пятого элементов И, третьи входы которых соединены со вторым выходом блока управления, третий выход блока управления соединен со вторыми входами первого, второго и третьего регистров, выход третьего регистра соединен со входом первого элемента .НЕ и со вторым входом третьего элемента И, о т л и ч а ю

Ц е е с я тем, что, с целью расширения функциональных возможностей за счет обеспечения переменной дисциплины обслуживания запросов процессора, очо содержит шестой, седьмой и восьмой элементы И, второй и .третий элементы НЕ, элемент

ИЛИ-НЕ, четвертый регистр, причем выход четвертого регистра соединен с первым входом шестого эпемента

И и через второй элемент НŠ— с первыми входами седьмого и восьмого элементов И, выходы которых соединены соответственно с первым и вторым входами схемы c àÿíåíèÿ, первый выход четвертого элемента И соединен с третьим входом схемы сравнения и через третий элемент НŠ†с первым входом элемента ИЛИ-НЕ, второй вход и выход которого соединены соответственно с выходом первого элемента

НЕ и со вторым вхоцом шестого элемента И, третий вход которого и первый вход четвертого регистра соединены соответственно с первым и третьим выходами блока управления, второй выход четвертого и выход пятого элементов И соединены со вторыми входами соответственно cåäüìoão и восьмого элементов И, а второй вход четвертого регистра и выход шестого элемента И являются соответственно четвертым входом и четвертым выходом устройства.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР, Р 281901, кл.G 06 F 9/18r1970. ,2. Патент СИА, 9 3710324, кл.340-172.5, 1973 (прот.тип).

711574

Составитель Ф.Шагиахметов

Редактор Э.Губницкая Техред М. Петко Корректор Г.Решетник

Заказ 9014/37 Тираж 751 Подписное

ЦНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Рау.аская наб.,д.4/5

Филиал ЛПП Патент, г,ужгород, ул. ipo"=êòê-:.я,4