Элемент задержки

 

6 м,лФ,Фгл ЧЬ

Союз Советских

Социалистических

Республик

П ИСА Н

< 734877

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву— (22) За Явлено 0808 77 (21) 25156 39/18-21 (ЗцМ. Кл.2

Н 03 К 19/08 с присоединением заявки М— (23) Приоритет—

Государственный комитет

СССР по делам изобретений и открытий

Опубликовано 1505.80. Бюллетень Мо 18

Дата опубликования описания 20. 05. 80 (53) УДК 621 ° 374 (088. 8) (72) Автор изобретения

Б,. М. Хотянов

Московский институт электронного машиностроения

I (71) Заявитель (54) ЭЛЕМЕНТ ЗАДЕРЖКИ

Изобретение относится к области полупроводниковых интегральных схем (ИС) и может быть использовано при построении устройств обработки сигналов на МДП-транзисторах, а более конкретно — для формирования внутренних тактовых сигналов, управляющих МДП и

ПЗС ИС.

Известна линия задержки, построенная íà о нове пассивных LC-элементов (1) ° Недостатком этой линии задержки является технологическая несовместимость с МДП-транзисторами и приборами с зарядовой связью (ПЗС) . Поэтому они не могут быть использованы для создания монолитных МДП и ПЗС ИС.

Известен также формирователь импульсов (2) . который является наиболее близким техническим решением к данному изобретению. Ок содержит 3 - К -триггер, два одновибратора и элемент И-НЕ.

Одним из применений этого формирователя является задержка тактовых импуль,сов и, в частности, формирования из внешне о тактового импульса ПЗС внутреннего тактового импульса, не инвертированного и с задержанным спадом.

Этот формирователь можно реализовать на МДП-транзисторах на одном кристал- ЗО

1 ле с МДП или ПЗС интегральной схемой.

Недостатком его является сложность устройства.

Целью изобретения является упрощение устройства.

Поставленная цель достигается тем, что в элементе задержки, содержащем два инвертирующих каскада, вход пер- вого и выход второго инвертирующих каскадов подключены соответственно к входной и выходной шинам, между выходом первого инвертирующего каскада и затвором инвертирующего МДП-транзистора второго инвертирующего каскада включен МДП-транзистор связи, затвор которого соединен с шиной источника питания, затвор неинвертирующего МДПтранзистора второго инвертирующего каскада соединен с входной шиной, между затворами МДП-транзисторов второго инвертирующего каскада включен конденсатор, а подложк всех МдП-транзистороя соединены с шиной смещения.

На фиг. 1 показан элемент задержки; на фиг. 2 — временная диаграмма узловых напряжений.

Элемент задержки (фиг. 1) содержит подложку 1, подключенную к источнику постоянного смещения („, два инвер734877 тируюцих каскада на МДП-транзисторах

2-5, МДП-транзистор связи б, включенный между выходом первого ийвертирую цего каскада 7 и затвором прибора 5", и конденсатор 8, включенный между затворами транзисторов 4, 5. Для опре.деленности рассматриваются МДП-транзисторы с каналом п-типа, так что на,пряжение питания E положительно, а йайряжение смещения подложки E оти рицательно; для р -канальных приборов все напряжения имеют противоположный знак.

Схема работает следующим образом.

Когда на входе действует напряжение логической 1 U „. > U (моби(о мент t, на фиг, 2), где Ур — пороговое напряжение МДП-транзисторов с учетом смещения подложки, транзисто-. ры 3, 4 открыты, Отношение сопротивлений каналов приборов 2, 3 выбрано так, что напряжение Uù в узле 7 лог.о меньше порога Ugggp (U . Это напряжео ние через открытйй транзистор связи б приложено к затвору транзистора 5, кдторый, таким образом, заперт. В результате напряжение на выходе схемы имеет высокий уровень.

При поступлении в момент t входного запирающего сигнала МДП-транзисторы 3, 4 закрываются. Спад входного сигнала через конденсатор 8 передается на затвор МДП-транзистора 5 вызывая еце большее его запнрание. Для этого емкость С этого конденсатора выбирается больше (в 1,5-5 раз) паразиткой емкости схемы С.р Р подключенной к затвору прибора 5, и сопротивление канала МДП-транзистора б также выбирается достаточно большим так, чтобы постоянная времени перезаряда конденсатора 8 через МДПтранзистор б была в несколько раэ больше времени спада входного сигнала (который йа практике может отличаться от ступенчатого). Потенциал затвора транзистора 5 спадает за счет емкостной связи до уровня U макс. (Ц„ц — op(USx, USx );Ц (ниже уровня E этот потенциал упасть не мои жет, так как за счет прямого смещения

p-n-перехода, соответствующего диффузионной области истока МДП-транзистора б, подключенного к затвору прибора 5, произошло бы ограничение потенциала) .

После окончания спада входного сигнала (момент t<) напряжение на затворе транзистора 5 начинает нара-.

" стать за счет перезаряда кондейсатсэра 8 через последовательно соединенные транзисторы б, 2, стремясь к уров ню Š— U<>. При этом до тех пор,-пока это напряжение остается меньше йорога

U (т. е, до момента t на фиг. ?), МДП-транзистор 5 закрыт и выходной узел схемы находиТся в режиме плавающего потенциала. Таким образом, вплоть до момента t> выходное напряжение схемы остается неизменным по сравнению со своим значением до посту- пления входного эапираюцего сигнала (момент tz ), т. е. обеспечивается требуемая задержка спада выходного сигнала t = t, — t< без инверсии входного сигнала (фиг, 2), После того, как напряжение на затворе транзистора 5 превысит пороговое напряжение U,, он открывается,,и выходное напряжение спадает до нуля.

При поступлении в момент t (фиг, 2)

4 входного отпираюцего сигнала напряжение на затворе прибора 5 сначала ïîâûшается эа счет наличия емкостной свя15 зи, а затем спадает до уровня

ЛО Ю вследствие перезаряда конденсатора 8 через последовательно соединенные транзисторы 3, б. В результате транзистор 5 закрывается и через открытый

2О транзистор 4 емкость выходного узла заряжается до высокого уровня.

Таким образом, время задержки спада выходного сигнала (фиг. 2) определяется временем перезаряда конденсатора 8 через последовательно соединенные транзисторы 2, б от исходного уровня до порогового напряжения МдПтранзисторов Uä . Транзистор связи б необходим для того, чтобы спад входного сигнала эффективно передавался на затвор транзистора 5 через конден— сатор 8 даже в случае входного сигнала с относительно пологим спадом (действительно, в случае отсутствия транзистора б входной сигнал с пологим спадом не вызвал бы суцественного снижения напряжения на затворе прибора 5 по сравнению с потенциалом общей точки схемы, поскольку за время спада входного напряжения конденсатор

40 8 успевал бы перезаряжаться через активный транзистор 3, который имел малое начальное сопротивление канала по сравнению с прибором 2 и закрывался бы лишь постепенно; соответственно, время задержки t® было бы очень малым) .

Смещение подложки E.„ относительно обцей точки схемы необходимо для того, чтобы при спаде входного сигнала напряжение на затворе прибора 5 могло упасть до уровня, суцественно меньшего Uo (этот уровень ограничен снизу величиной Ея ) . Тем самым обеспечивается увеличение получаемого времени задержки спада t . .При реализации описываемого элемента задержки в составе монолитной МДП и ПЗС БИС необходимость смещения поцложки не вызывает дополнительных трудностей, поскольку в таких БИС все равно используется що смещение подложки íà E„ = -5 B для повышения порогов МДП-транзисторов и ,создания начального обеднения под затвдрами ПВС.

Изобретение позволяет значительно ф5 упростить элемент задержки, так как

734877

Формула изобретения

Ув

8х g>

I

I 2 у

Составитель Б. Хотянов

Техред A.Щепанская Корректор M. Ножо

Редактор Н. Каменская

Г

Заказ 2103/57 Тираж 995 Подписное

ЦНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП Патент, г. Ужгород, ул. Проектная, 4 необходимое количество МДП-транзисто-. .ров уменьшается в несколько раз.

Элемент задержки, содержащий два инвертирующих каскада," вход первого и выход второго инвертирующих каскадов подключены соответственно к входной и выходной шинам, о т л и ч а юшийся тем, что, с целью упрощения tO устройства, между выходом первого ин" вертирующего каскада н затвором инвертирующего МДП-транзистора второго инвертирующего каскада включен МДПтранзистор связи, затвор которого соединен с шиной источника питания, затвор неинвертирующего МДП-транзистора второго инвертирующего каскада соеди= нен с входной шиной, между затворами

МДП-транзисторов второго инвертирующего каскада включен конденсатор, а ! подложки всех МДП-транзисторов соединены с шиной смещения.

Источники информации, принятые во внимание при экспертизе

1. Ицхоки Я. С., Овчинников Н. И.

ИмпульснЫе и цифровые устройства, изд. Советское радио, М, 1972, с. 92-107.

2. Приборы и техника эксперимента, 1975, Р 3, с. 137.