Импульсно-потенциальный логический элемент

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

I»> 758523

Союз Советских

Социалистических

Республик (61) Дополнительное к авт. свид-ву— (22) Заявлено 17.03.78 (21) 2589505/18-21 с присоединением заявки №вЂ” (23) Приоритет— (51) М. Кл.

Н 03 К !9/08

Государстееиный комитет

Опубликовано 23.08.80 Бюллетень № 31

Дата опубликования описания 30.08.80 (53) УДК 621.374 (088.8) по делам изобретений и открытий (72) Авторы изобретения

А. А. Осипов и С. В. Ротнов (71) Заявитель (54) ИМПУЛЬСНО-Г1ОТЕНЦИАЛЪНЬ!Й ЛОГИЧЕСКИЙ

ЭЛЕМЕНТ

Изобретение относится к автоматике и вычислительной технике и может быть использова но в цифровых микроэлектронных устройствах.

Известен импульсно-потенциальный логический элемент, содержащий входной многоэмиттерный транзистор, коллектор которого соединен со входом сложного инвертора, выполненного на транзисторах, один или несколько эмиттеров многоэмиттерного транзистора подключены к общей шине через последовательно соединенные резистор и излучающий диод оптрона, фотоприемник которого включен между базой входного транзистора сложного инвертора и общей шиной (I).

Такой элемент способен выполнять только простые импульсно-потенциальные логические функции.

Известны логические элементы, выполняющие усложненные логические функции, содержащие входные цепи на транзисторах, подключенные к эмиттерам многоэмиттерного транзистора, коллектор которого соединен со входом сложного инвертора на транзисторах (2) .

Такие логические элементы являются»отенциальными и не могут выполнять импульсно-потенциальных логических функций.

Цель изобретения --- расширение функциональных возможностей логического элемента выполнением импульс î-потснц»аа Ihной логической функции 1.Т-П А„.11 „ф. !

=(K=1

Для достижения поставленной цели в логическом элементе, содержащем многоэм»ттерный транзистор, к эмиттерам которого

1Р ПОДКЛЮЧЕНЫ ВХОДНЫЕ ЦЕПИ, И ВЫХОДНОЙ ИНвертор. к базе многоэмиттерного транзистора подключен коллектор дополнительного транзистора, база которого через резистор соединена с одним из эмиттеров многоэмиттерного транзистора и с тактовым входом, а

15 эмиттер — с управляющим входом импульсно-потенциального логического элемента.

На фиг. 1 представлена»р I»@II»»a,.Ibная схема элемента; на фиг. 2 — временная диаграмма работы логического элемента.

Логический элемент содержит входные цепи 1 на транзисторах 2 — —;2 — m многоэмиттерный транзистор 3, выходной инвертор 4 и дополнительный транзистор 5, кол758523 лектор которого соединен с базой многоэмиттерного транзистора 3. К базе транзистора 5 подключен резистор 6, второй вывод которого соединен с эмиттером транзистора 3 и является тактовым входом Т. Вывод эмиттера транзистора 5 является управляющим входом S.

Элемент работает следующим образом.

При фиксации на входе S потенциала логической «1» (высокий уровень напряжения) транзистор 5 не влияет на работу схемы. При этом вь логическая функция прототипа Т А;. B„C„.

„1 к! к к

При фиксации на входе S потенциала логического «О» (низкий уровень напряжения) схема работает в импульсно-потенциальном режиме: при смене напряжения на тактовом входе Т с низкого уровня на высокий и выполнении заданных логических условий на входах А, B и С на выходе схемы реализусно-потенциальная функция к=ф

Операция, выполняемая логическим элементом, может быть записана в виде:

F = S Т- ПА; ПВ„C„+ S. dT ° 11А; ПВ„Ск, tl m где операция dT ПА П„фозначает зак= держку выполнения функции Т 11А„° ЛВкC„

Ж на время т, т — длительность импульса, формируемого логическим элементом.

Временные диаграммы формирования импульса на выходе F от перепада на входе Т показаны на фиг. 2. При этом на всех входах А должен быть зафиксирован потенциал логической «1», а на всех входах С вЂ” логического «О». Последнее ведет к запиранию транзисторов 2 — 1 —:2 — m. Это эквивалентно тому, что на всех эмиттерах транзистора 3 кроме эмиттера подключенного ко входу Т действует потенциал логической «1».

В исходном состоянии на вход Т подан низкий потенциал логического «0», транзистор 5 закрыт, а на выходе F действует высокий потенциал. В момент t p напряжение на входе Т изменяется с низкого уровня на высокий. Тогда, спустя время t (время задержки логического элемента) на выходе F произойдет изменение потенциала с высокого уровня на низкий. Одновременно будет происходить отпирание транзистора 5 и его насыщение за время 1 „, + t „, после чего ток базового резистора транзистора 3 переключается в коллекторную цепь транзистора 5 и спустя время t> на выходе F восстанавливается высокий уровень потенциала. Таким образом формируется импульс отрицательной полярности длительностью г = t -+ 1„

Использование предлагаемого элемента в качестве базового при построении последовательностных устройств может уменьшить потребляемую мощность и повысить надежность в сравнении с аналогичными устройствами, реализуемыми на основе прототипа.

Формула изобретения

Импульсно-потенциальный логический элемент, содержащий многоэмиттерный

21 транзистор, к эмиттерам которого подключены входные цепи, и выходной инвертор, отличающийся тем, что, с целью расширения функциональных возможностей, к базе многоэмиттерного транзистора подключен коллектор дополнительного транзистора, база которого через резистор соединена с одним из эмиттеров многоэмиттерного транзистора и с тактовым входом, а эмиттер— с управляющим входом импульсно-потенциального логического элемента.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР № 513504, кл. Н 03 К 19/14, 15.02.74.

2. Букреев И. H., Мансуров Б. М. и Го о рячев В. И. Микроэлектронные схемы цифровых устройств. Советское Радио, 1975, с. 31.

758523

8m mme + +>4

Фиг. 2

Составитель Н. Дубровская

Тех ред К. Ш у фрич Корректор В. Синицкая

Тираж 995 Подписное

ЦНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, ж — 35; Раушская наб., д. 4/5

Филиал ППП «Патент>, г. Ужгород, ул. Проектная, 4

Редактор Л. Лашкова

Заказ 5654 51