Устройство для преобразования двоично-десятичных чисел в двоичные

 

< н739523

О П И C-"-"А"-"Н И E

ИЗОБРЕТЕНИЯ

Союз Советскик

Социалистических

Реснублин

К АВТОРСКОМУ СВИ ВТВЛЬСТВУ (61) Дополнительное к авт. сеид-ву 9 437068 (53)М, Кл.2

G 06 F 5/02 (22). ЗаЯвлено 091177 (21) 2539137/18-24 .

> с присоединением заявки H9— (23) Приоритет—

Государственный комитет

СССР но делаем изобретений н открытий

Опубликовано 0506.80. Бюллетень Йо 21

h ата опубликования описания 0506.80 (53) УДК 681. 325 (088. 8) (72) Авторы изобретения

Ю. С. Тархов и Ю.И. Михеев

Научно-производственное объединение ГЕОФИЗИКА

Министерства геологии СССР (71) Заявитель (5 4 ) УСТРОЙСТВО ДЛЯ ПРЕОБРАЗОВАНИЯ

ДВОИЧНО-ДЕСЯТИЧНЫХ ЧИСЕЛ В ДВОИЧНЫЕ

Изобретение относится к области цифровой вычислительной техники.

По основному авт.св ° 437068 известно устройство для преобразования двоично-десятичных чисел в двоичные, содержащее двоично-десятичный регистр, комбинационные сумматоры, элементы ИЛИ. Выход i-. ro (i =1-4) старшей тетрады двоично-десятичного регистра соединен со входами 1-го и (i-2) -го разрядов первого комбинационного сумматора, со входами трех младших разрядов которого соединены соответственно три выхода младших разрядов следующей тетрады двоичнодесятичного регистра, выход 3-ro разряда (j =1-8) первого комбинационного сумматора соединен со входами

) -го и (j -2)-го разрядов последующе- 2О го комбинационного сумматора, выход старшего разряда К-й тетрадЫ двоичнодесятичного регистра соединен со входом (К-1)-го разряда комбинационного сумматора через соответствующий элемент ИЛИ.

Недостатком устройства является невозможность обратного преобразова- . .ния, т.е. преобразования двоичного кода в двоично-десятичный.

Целью изобретения является расши рение функциональных возможностей за счет обеспечения обратного преобразования.

Поставленная целЬ достигается тем, что предложенное устройство содержит регистр двоичного, числа, схему сравне ния, коммутатор, группу элементов И, триггер режима, генератор импульсов и элемент Й, входы которого соединены соответственно с выходом генератора импульсов и триггера режима, а выход элемента И соединен с первыми входами группы элементов И, вторые входы которой соответственно соединены с выходами коммутатора.

Выходы групйЫ элементов И соединены с счетными входами тетрад двоичнодесятичного регистра, вход триггера режима соединен с выходом переполнения коммутатора, вход которого соединен с выходом схемы сравнения, первая группа входов которой соединена с выходами последнего комбинационного сумматора, а вторая группа входов - с выходами регистра двоичного числа.

Структурная схема предлагаемого устройства представлена на чертеже.

739523

Устройство содержит одноразрядные сумматора 1-3 и полусумматоры 4-6, образующие комбинационный сумматор 7; одноразрядные сумматоры 8-14 и полусумматоры 15-17, образующие комбинационный сумматор 18; триггеры 19-22, 23-.26, 27-30, образующие разряды тетрад двоично-десятичного регистра 31.

Каждая тетрада представляет собой двоично-десятичный счетчик, работающий на вычитание. устройство содержит также элементы ИЛИ 32- и 33;схему сравнения 34; регистр 35 двоично-, го числа; коммутатор 36; элемент

37 Н; генератор 38 импульсову триггер 39 режима и группу элементов,И

40. 15

Выходы триггеров 19-22 старшей тетрады подключены на один из выходов сумматора 7 со сдвигом на один и три разряда,. а на остальные входы подклю- . чены выходы триггеров 23-26 второй QQ тетрады. При этом на сумматор 2 поступают три слагаемых (с триггеров 20, 22,23) . Выходы сумматоров 6,7 подключены со сдвигом на одни и три разряда на входы параллельно комбинационного сумматора 18, на другие входы которого поступает код с выходов триггеров

27-30 последней тетрады. Выходы сумматора 18 соединены с одним из входов схемы сравнения,34, а другие входы— с регистром двоичного числа 35. Выход схемы сравнении 34 соединен со входом коммутатора 36. Выходы коммутатора 36 подключены к соответствующим входам группы элементов И 40. Генератор 38 импульсов через элемент 37 H подключен к первым входам группы элементов

И 40, вторые выходы которых соединены со счетными входами соответствующих тетрад. Каждая тетрада может работать как дноично-десятичный регистр и как 40 двоичйо-десятичный счетчик. При преобразовании двоичного числа в двоично-Десятичное., устройство работает следующим образом. Преобразуемое двоичное число записывается н регистр двоичного числа 35. Триггер

39 режима находится в состоянии 0, элемент 37 И закрыт. Начальйое состояние коммутатора таково, что разрешающий сигнал подается только на ,элемент 4 41 в группе элементов И 40, выход которого соединен со счетным входом триггера 22 старшей тетради.

По сигналу начала преобразования триггер 39 режима устанавливается в 1 И открывает элемент 37 И, с выхода"которого импульсы через элемент И 41 поступают на вход старшей тетрады, где будут последовательно формироваться коды двоично-десятичных чисел с 9 до О. Двоичные числа, эквивалентные дноично-десятичным числам тетрады, .с выхода сумматора 18 подаются на вход схемы сравнения 34 и сравниваются с двоичным числом, эаписанным в регистре 35. Если двоичное число на выходе сумматора 18 в какойто момент станет равно или меньше чИсла, записанного в регистре 35, то на выходе схемы сравнения 34 нырабатынается сигнал, переводящий коммутатор 36 в следуннцее состояние.

Элемент И 41 закрывается, а элемент

42 И открывается. Так как поступление импульсов в старшую тетраду прекратилось, то в ней будет записана цифра старшего двоично-десятичного разряда преобразуемого двоичного числа. Импульсы генератора 38 через открытый элемент 42 И поступают на следующую двоично-десятичную тетраду, которая также работает на вычитание, начиная с цифры 9. На выходе сумматора 18 будет последовательность двоичных чисел равных сумме двоично-десятичной цифры старшей тетрады, умноженной на 100, с последовательностью двоично-десятичных, чисел следующей тетрады, умноженной на 10, которые сраннинаются с двоичным числом в регистре 35. Если число на выходе сумматора 18 станет равным или меньшим, чем число в регистре 35, то вырабатывается сигнал со схемы сравнения 34 riepeaoäÿùèé коммутатор и следующее состояние. Далее схема работает аналонично до тех пор, пока не сформируется цифра младшего разряда двоично-десятичного числа.Импульс переполнения коммутатора сбрасывает триггер 39 режима в состояние 0 . Таким образом,на выходах регистра 31 появляется число в дноичнодесятичном коде, эквивалентное входному двоичному числу.

При преобразовании двоично-десятичного числа в дноичное генератор 38 импульсов, элемент 37 И, триггер 39 режима, регистр 35 двоичного числа, схема сравнения 34, коммутатор 36 в работе не участвуют, а тетради выполняют. роль двоично-десятичного ре-. гистра °

Известное устройство по авт.сн.

У 437068 позволяет преобразовывать информацию, вводимую в вычислительное устройствб. По окончании процесса обработки информации результат необходимо вывести на внешнее устройстно, что требует выполнения обратного преобразонания из двоичного. кода в двоично-десятичный на специальном устройстве.

Предложенное устройство обеспечивает как прямое так и обратное преобразование при сравнительно небольших дополнительных затратах аппаратуры и при сохранении высокого быстродействия.

Формула изобретения

Устройство для преобраз6вания двоично-десятичных чисел в двоичные по авт.свид. У 437068, о т л и ч а ю-

739523

Составитель М. варшавский

Редактор Л.утехина Техред M,Ïeòêî КорректорА. Гриценко

«ф»

Заказ 2925/42 Тираж 751 Подписное

0НИИПИ Государственного .комитета СССР по делам иаобретеиий и отирытий

113035, Москва, Ж-35, Раушская наб., д.4/5

Филиал ППП Патент, г.ужгород, ул.Проектная,4 щ е е с. я тем, что,с целью расширения функциональных возможностей за счет обратного преобразования, оно содержит регистр двоичного числа, схему сравнения, коммутатор, группу элементов И, триггер режима, генера тор импульсов и элемент И, входы которого соединены соответственно с выходами генератора импульсов и триггера режима, а выход элемента И соединен с первыми входами элементов 1О

И группы, вторые входы которых соедииены с соответствующими выходами коммутатора, выходы элементов И группы соединены с счетными входами теТрад двоично-десятичного регистра, вход триггера режима соединен с выходом коммутатора, вход которого соединен с выходом схемы сравнения, первая группа входов которой соединена с выходами последнего комбинационного сумматора, а вторая группа входов схемы сравнения соединена с выходами регистра двоичного числа.