Устройство для формирования тестов проверки комбинационных схем

 

Союз Советских

Социалистических

Республик

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ >742956 (61) Дополнительное к авт. свид-ву (я)М. Кл.2 (22) Заявлено 030876 (21) 2398343/18-24

G 06 F 15/46 с присоединением заявки )Чо (23) Приоритет

Государственный комитет

СССР по делам изобретений и открытий

Опубликовано 250680.Бюллетень ¹23 (53) УДК 681 333 (088. 8) Датаопубли ованив описании 2pppgp (72) Авторы изобретения

В Н Шуть В Н ЖубР и В С Беличев (t y Заявитель (54) УСТРОИСТВО ДЛЯ ФОРМИРОВАНИЯ ТЕСТОВ

ПРОВЕРКИ КОМБИНАЦИОННЫХ СХЕМ

Изобретение относится к вычислительной технике и предназначено для генерирования контролирующих и диагностических тестов для комбинационных схем при изготовлении радио технических устройств на предприятиях радиоэлектронной промышленности .

Известно применение в качестве устройства генерирования контролирующих и диагностических тестов электронной вычислительной машины, которая осуществляет проверку комбинационных схем (1).

Недостатком устройства является низкое быстродействие. 15

Наиболее близким по технической сущности к предложенному является устройство, содержащее модель проверяемой структуры,.каждая ячейка которой включает модель функциональ- 20 ного элемента, генератор входных наборов схемы и блок печати (2).

Недостатками известного устройства являются недостаточное быстродействие, обусловленное конструкцией устрой- 25 ства (наличием схемы имитации неисправности и распределения) и сложность конструкции.

Цель изобретения — повышение быстродействия устройства и упрощение 30 его конструкции. Поставленная цель достигается тем, что устройство,содержащее генератор входных наборов проверяемых структур, выходы которого подключены к первой группе входов блока печати и ко входам модели проверяемой структуры, выход которой соединен со входом генератора входных наборов проверяемых структуру первая и вторая группы выходов модели проверяемой структуры подключены соответственно ко второй и третьей группам входом блока печати, причем каждая модель проверяемой структуры состоит из определителя проверяющих наборов непроверенных неисправностей, блока памяти непроверенных неисправ— ностей и модели функционального элемента, входы которой соединены со входами определителя проверяющих наборов непроверенных неисправностей и подключены к выходам генератора входных наборов проверяемых структур, выходы модели функционального элемента каждой модели проверяемой структуры соединены с соответствующими входами моделей функционального элемента других моделей проверяемой структуры, выход одной из моделей функционального элемента соответствующей модехпи

742958 проверяемой структуры соединен с одним из вХодов второй группы блока печати, выхоДы блоков печати непроверенных неисправностей подключены к третьей группе входов блока печати, введены элементы И, ИЛИ и группа элементов И, первые входы которых соединены с вы-. ходом элементов И группы подключены к выходам определителя проверяющих наборов непроверенных неисправностей, выхоцы элементов И группы соединены со входами элементов ИЛИ соответ-! ство)щих моделей пров еряемой структурй и со входами блока памяти непроверенных неисправностей, выход которого соединен со входом элемента

И соответствующей модели проверяемой структуры выходы элементов И соединенЫ со входом генератора входных наббров проверяемых структур.

9а фиг. 1 приведена структурная схема устройства; на фиг. 2 показа- 20 на функциональная схема ячейки модели проверяемой структуры, Схемы включают модель 1 проверяемой структуры, генератор 2 входньж набОров проверяемых структур, блок 25 печати 3, модель 4 функционального зле лента, выход которого связан со входами пос ледующих ячеек 5 i „.. 5 j выходы конечных функциональных элементов соединены с выходами блока печати 3, входы модели функционального элемента 4 соединены с выходами моделей функциональных элементов, предшествующих ячеек бе...бш, входы моделей функциональных эле.ментов, являющихся начальными, соединены с выходами генератора входных наборов 2, а также объединены с выходами определителя 7 пронеряющих наборов непроверенных неисправностей, Выходы определчтеля 7 подключены к "() первым входам элементов И, ко вторым входам которых подключен выход злемейта 9 ИЛИ. Выходы элементов 8 И соединены с входами блока 10 памяти гроверенных неисправностей и с выходами элементов 9 или предшествующих ячеек моДели 1. Первый выход 11 блока памяти проверенных неисправностей 10 каждой ячейки подключен к одному из входов блока печати 3. Второй выход у блока 10 памяти проверенных неисправ— ностей 12 подключен ко входу элемента 13 И, остальные входы которого Соединены со вторыми выходами блокоВ 1О памяти проверенных неисправнос тей предшествующих ячеек модели 1, ВыХойы элементов 13 И выходных ячеек модели 1 подключены к выходам

14i-14j которые связаны с выходом генератора входных наборов 2, Устройство работает следующим 60 образом.

С генератора входных наборов 2 поступают наборы двоичных сигналов б, где к = 1,2...,2" на входы модели 1 проверяемой структуры. На 65 каждом из таких наборов определитель 7 каждой ячейки модели выделяет те элементы прон еряемой c Tt)). I,, туры, на входах которых появляются проверяющие наборы. Сигнал с возбужденного выхода определителя 7 поступает на элемент 8 И и в случае„ если на выходе элемента 9 ИЛИ имеется потенциал, информирующий о наличии хотя бы одного чувствительного пути от данного элемента до выхода модели, устанавливает соответствующий элемент блока 10 памяти проверенных неисправностей. C выхода элемента И сигнал также поступает на вход 9 ИЛИ предшествующей ячейки, информируя ее о том, что ячейка, стоящая перед ней, чувствительна к изменению ее выхода, Таким образом, каждый функциональ— ный элемент 4 ячейки, если он чувствителен по какому-нибудь входу, информирует предшествующую ячейку, связанную с ним по этому входу, о своей готовности передать значение ее выхода,, если получает хотя бы с одной из последующих ячеек сигнал о их чувствительности. Функциональный элемент чувствителен по какому-нибудь, входу, если при изменении значения этого входа на инверсное, значение выхода также изменяется.

При каждой установке запоминающего элемента блока 10 памяти проверенных неисправностей на его первом выходе появляется потенциал, который поступает на вход информационного регистра блока вывода на печать 3.

На входы информационного регистра блока вывода на печать 3 могут поступить несколько сигналов одновременно с различных ячеек. Как только поступит хотя бы один сигнал

C<(i = 1,2.....N), где N число ячеек модели, блок вывода на печать 3 выводит. данный входной набор (х., х ...хп),реакцию (Е.1, Е2...,„„,ZIt) исправной схемы на данный набор, а также номера позиций ячеек подавших сигнал С„.

В момент установки всех элементов памяти блока на его втором выходе 12 появляется потенциал, который поступает на вход элемента 13 И. Если в е о элементы памяти предшествующих ячеек также установлены, на выходе элемента 13 И появляется потенциал, котсрый поступает на вход аналогичных элементов 13 И последующих ячеек, С установкой всех элементов памяти модели проверяемой структуры 1 на втором объединенном выходе 14 модели появляется сигнал, который поступает на вход блока 2 и останавливает процесс выработки входных наборов.

Окончание работы устройства происходит также при полном переборе всех входных двоичных наборов в блоке 2.

Таким образом, в предложенной конструкции устройства соединение вы742956 кодов схем определения проверяющих наборов ячейки осуществлено через элемент И, вторые входы которых объединены и соединены с выходом элемента ИЛИ и с блоком памяти проверенных неисправностей, Соединение между ячейками выполнено по принципу: выходы элементов И данной ячейки соединены элементами ИЛИ предшествующих ячеек, а входы элементов ИЛИ вЂ” с выходами элементов И последующих ячеек, что позволило достичь большой однородности устройства и простоты управления, и как следствие обеспечило повышение быстродействия устройства.

Формула изобретения

Устройство для формирования тестов проверки комбинационных схем, содержащее генератор входных наборов проверяемых структур, выходы которого подключены к первой группе входов блока печати и ко входам модели проверяемой структуры, выход которой соединен со входом генератора входных наборов проверяемых структур, первая и вторая группы выходов модели проверяемой структуры подключены ,соответственно ко второй и третьей группам входов блока печати, причем каждая модель проверяемой структуры состоит из определителя проверяющих наборов непроверенных неисправностей, блока памяти непроверенных неисправнсстей и модели функционального эле мента, вход». которой соединены со входами определителя проверяющих наборов непроверенных неисправностей и подключены к выходам генератора входных наборов проверяемых структур, выходы модели функционального элемента каждой модели проверяемой структуры соединены с соответствующими входами моделей функционального элемен.та других моделей проверяемой структуры, выход одной из моделей функционального элемента соответствующей модели проверяемой структуры соединен с одним из входов второй группы блока печати, выходы блоков памяти непроверенных неисправностей подключены к третьей группе входов блока печати, о т л и ч а ю щ е е с я .тем, что, с целью повышения быстродействия устройства, в каждую модель проверяемой структуры введены элементы И, ИЛИ и группа элементов И, первые входы которых соединены с выходом элемента ИЛИ, вторые входы элементов

И группЫ подключены к выходам опреде20 лителя проверяющих наборов непроверенных неисправностей, выходы элементов И группы соединены со входами элементов ИЛИ соответствующих моделей проверяемой структуры и со вхо25 дами блока памяти непроверенных неисправностей, выход которого соединен со входом элемента И соответствующей модели проверяемой структуры, выходы элементов И соеди3Q иены со входами генератора входных наборов проверяемых структур. г

Источники информации, принятые во внимание при экспертизе

1. Чжен P. и др. Диагностика отказов цифровых вычислительных систем. И.. Мир, 1972, с. 58.

2. Авторское свидетельство СССР

9 341039, кл. G Об F 15/46, 1972 (прототип).

742956

Тираж 751 Подписное

IgiHH1IH Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Заказ 3619/1 5

Филиал ППП Патент, r. Ужгород, ул. Проектная, 4

Составитель И. Загорбинина

Редактор Т. Киселева Техред С, Беца Корректор В. Синицкая