Адаптивное обучающее устройство

 

i 743008

Союз Советских

Социалистических

Республик

ОП ИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61 ) Дополнительное к а вт. с вид-ву— (22) Заявлено 09.06.77 (2I ) 2493020/18-24 с присоединением заявки РЙ— (23) Приоритет

Опубликовано 25.06.80. Бюллетень J4 23

Дата опубликования описания 27 ° 06 80 (5! )М. К.п.

G 09 В 7/02

Гееудерстеенлый комитет но делам изобретений н вткрытнй (53) УДК 681.3. .07 1(088. 8) (72) Автор изобретения

М. И. Соболевский (7I ) Заявитель (54) АДАПТИВНОЕ ОБУЧАЮЩЕЕ УСТРОЙСТВО

Изобретение относится к вычислительной технике и может быть использовано в автоматизированных системах обу чения.

Известно устройство управления ин5 формационным обменом, содержащее блок памяти предъявляемой информации, соединенный с блоком выбора алгоритма, обучения, блок памяти параметров обучения, блоки обработки информации (вы. числители), блок вывода 513 .

Однако в данном устройстве коэффициент использования оборудования низкий, так как для обработки слов и малой и

15 большой длины используется вычислитель большой разрядности.

Наиболее близким по технической сущности к предлагаемому является устройство содержащее блоки памяти, блок вывода ин-„ формации, вычислитель, соединенный с блоками памяти, блоки адаптации по набору операпий и по разрядности вводимой информации, соединенные последовательно.

Данное устройство позволяет несколько повысить эффективность использования элементов обучающей системы (21.

Однако в данном устройстве перестройка вычислителей на необходимую разряд-, ность производится без учета и использования. оставшихся элементов, когда информационные сообщении имеют малую разрядность, т.е. элементы вычислителей используются неполностью.

Бель изобретения — повышение коэффициента использования оборудования.

Указанная цель достигается тем, что устройство,. содержащее блок памяти управляющей информации, соединенный с вычислителем, блок памяти учебной информации, подключенный к блоку оперативной памяти, блоку памяти программы о учения и к блокам вывода информапии, введеныблок коррекции программы управления информационным обменом, формиро ватели слов учебной информации переменной длины и коммутаторы сигналов и:- 3 743 менения структуры вычислителя и памяти, причем входы одного формирователя слов учебной информации переменной дли- ны подключены к блоку памяти управляющей информации и блоку коррекции программы обучения, а выходыK вычислителю, соединенному через коммутатор сигналов изменения структуры вычислителя — с блоком памяти управляющей информации и с блоком коррекции ипрограммы управления информационным обменом, подключенным к блоку памяти управляющей информации и к информационным входам устройства, выходы вычислителя через последовательно включенные другой формирователь слов учебной информации переменной длины и коммутатор сигналов изменения структуры памяти соединены с блоком памяти текущей учебной информации.

На чертеже схематически изображено устройство управления информационным обменом для обу.чающей системы.

Устройство содержит блок 1 памяти управляющей информации, блок 2 коррекции программы управления информационным обменом, коммутатор 3 сигналов изменения структуры вычислителя, формирователь 4 слов учебной информации переменной длины, вычислитель 5- вычислитель (библиотека) t — разрядных микропроцессоров, из которых можно коммутировать вычислители различной разрядности (и = К „. r. (К, .-число микропроцессоров), коммутатор 6 сигналов изменения структуры памяти, другой формирователь 7 выходных слов учебной информнши переменной длины, блок 8 памяти текущей учебной информации, включающий набор (библиотеку) Г -разрядных буферных регистров, блок 9 оперативной памяти, блок 10 памяти программы обучения, блоки 11 вывода и ввода информации (например, экранные пульты, синтезаторы голограмм и др.).

Устройство управления информационным обменом для обучающей системы работает следующим образом.

Блок 2, используя данные от обучающей системы о характере перерабатываемой информации при решении (. -й задачи, выбирает один иэ способов адаптации по разрядности: либо по результатам статистического анализа входных фраз по их длине, либо по признаку исходных данных, указанному в заявке на решение задачи. В соответствии с выбранным споСОбОм Определяется необходимая paapsllгде ф (п„

- число неиспользуемых элементов, (и., „„= (п(.ы (. — минимальная раз м(4н = . (К рядность задач из ,совокупности К задач, решаемых за время t, Результаты работы всех R. вычислителей поступают в блок 7, который формирует их в tn., = K(" — разрядные коды и направляет в блок 8, а в блок 6 поAOH,( для решения задачи и корректируется программа управления обработкой и ., -разрядных слов.

Елок 1 по сигналам от блока 2 из набора микрокоманд вырабатывает управляющие сигналы на все блоки устройства, обеспечивающие обработку и, -разрядных слОЭ.

По управляющим сигналам блоков 1 и (О 2 блок 3 коммутирует (формирует) сиги лы, обеспечивающие объединение К, микропроцессоров для их совместной работы при выполнении операпий над К„ " -разрядными кодами, Значение К„ выбирается блоком 3 таким, чтобы удовлетворялось условие

7п +r>к I ) 1ц; (1)

Блок 4 формирует для обработки в вычислителе Ki. à — разрядные входные слова и обеспечивает контроль, все ли они удовлетворяют условию (1). Если не все, то в блоке 4 определяется величина 1. „. по формуле (((2) где означает, что величина, полученная от деления, округляется до целой без остатка. Величина t. используется для организации операций над кодами,;-(п З0 на которых в 1; раз больше выбранной

К(. r известными программными методами, В блоке 5 по сигналам от блоков 1, 3 и 4 из имеющихся Г -разрядных микропроцессоров формируется м ; = и: г — разрядный вычислитель е

Если в отрезок времени t при решении - -й задачи поступает < +1-я, 40 то таким же образом из свободных микропроцессоров формируется другой т, „. + разрядный вычислитель и т.д. В каждый отрезок времени общее число вычислителей равно

5 7430 дает сигнал на коммутацию К; t -разрядных ячеек буферной памяти.

Блок 6 обеспечивает выработку сигналов на коммутапию Г -разрядных регистров в блоке 8 в К;, г -разрядные ячейки буферной памяти текущей информации. При коммутации в блоке 8 соблюдаются условия (1) и (3), но для ячеек памяти.

Таким образом, если принять, что коэф-10 фициент загрузки блоков 5 и 8 равен

Источники информации принятые во внимание при экспертизе

1. Авторское свидетельство СССР

М . 551689, кл. G 09 В 7/02, 1977 где Ml. 5<1 -математическое ожидание величины Я, и учесть, что в известных устройствах разрядность вычислителя для всех R задач фиксирована и определяется по задаче, требующей разрядность ис„= ™ " Q )= С п„.„„„,то отношение коэффициента загрузки Ю пред- о лагаемого устройства к коэффициенту 8 известного, равно

25 во всех случаях больше 1 и растет с ростом величины С и с уменьшением общего числа элементов в блоках, т.е. величины и,. г-, За счет повышения коэффициента исЭО пользования элементов увеличивается в среднем скорость обработки информации за счет увеличения математического ожидания МLW q числа параллельно работающих вычислителей, так как

Ivl E% g)< < qE% l и М Г п- l < ма кс

Формула изобретения

08 6 формации, соединенный с вычислителем, блок памяти учебной информации, подключенный к блоку оперативной памяти, блоку намял программы обучения и блок м вывода информации,. о т л и ч а— ю ш е е с я тем, что, с целью повышения коэффициента использования обучающей системы, оно содержит блок коррекции программы управпения информационным обменом, формирователи слов учебной информации переменной длины и коммутаторы сигналов изменения структуры вычислителя и памяти, причем входы одного формирователя слов учебной информации переменной длины подключены к блоку памяти управляющей информапии и блоку коррекции программы обучения, а выходык вычислителю, соединенному через коммутатор сигналов изменения структуры вычислителя — c блоком памяти управляющей: информации и с блоком коррекции программы управления информационным обменом, подключенным к блоку памяти управляющей информации и к информационным входам устройства, выходы вычислителя через последовательно включенные другой формирователь слов учебной информации переменной длины и коммутатор сигналов изменения структуры памяти соединены с блоком памяти текущей учебной информации.

Адаптивное обучающее устройство,содержащее блок памяти управляющей ин2. Авторское свидетельство СССР ю % 489139, кл. G 09 В 7 00, 1975. прототип ) .

743008

Сост&юителъ В, Гончаров

Редактор Т. Киселева Текред И. Ннцн Корректор Г. Назарова . Заказ 3625/17 Тираж 465 Подписное

11НИИПИ Государственного комитета СССР но цепам нзобретеннй и открытий

213035, Москва, Ж-35, Раушскан наб., д. 4/5 филиал ЛПП Патент,. г. Ужгород, ул. Проектная, 4