Элемент с тремя состояниями

 

О П и С.АР И Е

И ЗЬБРЕТЕН ИЯ

Союз Советск ив

Социалистическик

Республик п 743200

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) fl отюл н нтельное к авт. с внл-ву— (22) Заявлено24,02.78 (21) 2583020/18-21 (5l )M. Кл .

Н 03 К 19/00 с прнсоеаиненнем заявок М 2583019 и

2583875 (23) Приоритет—

Гооударстввнный комитет па пенам изобретений и открытий

Опубликовано 25.06.80 Бюллетень ¹ 23

Дата опубликования описания 27 08.80 (53) УДК 621. .374 (088. 8) (72) Автор изобретения

А. Н. Кармазинский (71) Заявитель

Московский ордена Трудового Красного Знамени инженерно-физически и институт (54) ЭЛЕМЕНТ С ТРЕМЯ СОСТОЯНИЯМИ

Изобретение относится к вычислительной технике, электронике и может быть использовано при создании больших интегральных схем (БИС) и в качестве выходного усилителя, предназначенного для работы .на внешнюю емкостную нагрузку и для непосредственного объединения по

ИЛИ с выходными каскадами других БИС.

В частности, элемент может быть исполь зован в статических оперативных запоl0 минаюших устройствах для вывода информации.

Известны элементы с тремя состояниями, построенные как на МЯП, так и на биполярных транзисторах lj. Их су15 шественными признаками являются наличие на выходе мощного двухтактного нелинейного ключа-усилителя, построенного или на транзисторах одного или дополняющих типов прЬводимости, и схем управления работой ключа-усилителя.

В качестве входных сигналов для работы таких элементов используются управляющий сигнал (и/или его инверсия), 2 а также информационный сигнал (и-или инверсия информационного с игнала). принцип работы элемента заключается в том, что информационный сигнал, равныйлогической единипе или нулю появляется на выходе элемента только при наличии управляющего сигнала или инверсии управляющего сигнала, В противном случае о6е транзистора выходного ключа-усилителя закрыты и на выходе элемента устанавливается третье состояние, при котором внутренняя часть БИС отключается от нагрузки.

Недостатком известных элементов является различие во времени формирования сигналов на затворах транзистсров выходного ключа-усилителя из-за асиммет! рии схем управления, что уменьшает быст- родействие устройства.

Известен элемент с.тремя состояниями на дополняющих МДП транзисторах с индуцированными каналами, содержащий два дополняющих транзистора, образующих клю -усилитель, поток р-канального тран743200 4 затора подключен к шине питания, сток подключен к стоку VI-канального транзистора и к выходу элемента затвор подкщочен к выходу элемента И-НЕ, на входы которого поступают информационный сигнал и сигнал управления, поток h-канального транзистора ключа-усилителя подключен к общей шине, на затвор rl --канального fpGHGHGTopG через двунаправленный ключ подается логическое произведение сигнала управления и информационного сигнала (2) . Недостаток этого элемента в том, что он. обладает разными временами установления информационных сигналов на затворах транзисторов выходного ключа-усилителя. Кроме того, управления двунаправленным ключом, подключенным к затвору -канального транзистора выходного ключа-усилителя, осуществляется сигналом управления, приводит к появлению помех на затворах транзисторов выходного ключа, которые могут приводиться в третьем состоянии. Это, в свою очередь, затрудняет непосредственное соединение элементов и БИС, имеющих такие выходные каскады.

Различие во времени формирования сигналов на затворах транзисторов выходного ключа-усилителя из-за асимметрии схем управления уменьшает также быстродействие элемента.

Целью изобретения является повышение помехоустойчивости и быстродействия.

Для достижения этого в элемент с тремя состояниями на дополняющих МДП транзисторах, содержащий выходной ключусилитель, в котором стоки и и р-канальных транзисторов подключены к BbIходу элемента, исток р-канального транжстора подключен к шине питания, а исток И-канального транзистора — к общей шине, два инвертора, шины управляющего и информационного сигналов, введены две группы транжсторов, затворы которых подключены к шине информационного сигнала, первый вывод Д-канального транзистора первой группы подключен к входу первого инвертора и к второму выводу . р-канального транзистора, второй вывод1 и-канального транзистора подключен к шине управляющего сигнала, первый вывод р -канального транзистора подключен к шине питания, выход первого инвертора подключен к затвору Иканального транзистора выходного ключаусилителя, первый вывод Р -канально5

1 подключен к общей шине 4, а сток транзистора 2 — к шине питания 5, затвор транзистора 1 подключен к выходу первого инвертора на транзисторах 6 и 7, а затвор транзистора 2 — к выходу второго инвертора на транзисторах 8 и 9.

Затворы транзисторов 6 и 7 первого инвертора подключены к выводам t1-канального транзистора 10 и р-канального транзистора 11 первой группы, другие выводы транзисторов 10 и 11 подклю— чены, соответственно, к шине управляющего сигнала 12 и к шине питания 5.

Затворы транзисторов 8 и 9 второго инвертора подключены к выводам И-канального транжстора 13 и р-канального транзистора 14 второй группы, другие выводы транзисторов 13 и 14 подключены соответственно к общей шине 4 и к шине 15 инверсного управляющего .сигнала, Затворы транзисторов 10-14 подключены к шине 16 информационного сигнала.

На фиг. 12 первая группа дополнительно введенных транжсторсв содержит два .

Р -канальных транжстора 17, 18 и И— канальный транжстор 19, первые выводы которых подключены к затвору р-каналь ного транзистора 2 выходного ключа-усилителя, второй вывод транзистора 18 подключен к шине питания 5, а его затвор к шине 15 инверсного управляющего сигнала, второй вывод транзистора 17 подключен к шине 20 инверсного информационного сигнала, à его затвор — к шине

12 управляющего сигнала, второй вывод транзистора 19 подключен к шине 12 управляющего сигнала, à его затвор к шине 16 информационного сигнала, вторая группа содержит два ц -канальных тран го транзистора второй группы подключен к входу второго инвертора и к ,второму выводу 1 -канального транзистора, второй, вывод р-канального транзистора подключен к шине инверсного управляющего сигнала, первый вывод h-канального транзистора подключен к общей шин, выход второго инвертора подключен к затвору р-канального транзистора ключа-усилителя.

На фиг, 1 представлена электрическая принципиальная схема элемента с тремя состояниями; на фиг. 2 представлена модификация элемента тремя с со. стояними, на фиг. 3 — то же, вариант

В состав схемы входят И и р -канальные транзисторы 1 и 2 выходного ключа-усилителя, стоки которых подключены к выходу элемента 3, шток транзистора

743200

5 зистора 21, 22 и р -канальный транзистор 23, первые выводы которых подключены к затвору И -канального транзистора 1 выходного ключа-усилителя, второй вывод транзистооа 2 подк почен .к обшей шине 4, а его затвор — к шине

12 управляюшего сигнала, второй вывод транзистора 22 подключен к шине 20 ин версного информационного сигнала, а его затвор — к шине 15 инверсного управляюшего сигнала, второй вывод транзистора 23 подключен к шине 15 инверсного упрявляюшего сигнала, а его затвор к шине 16 информационного сигнала.

На фиг. 3 первая группа дополнитель- 15 но введенных транзисторов содержит два р -канальных транзистора 24, 25 и канальный транзистор 26, первые вь."воды которых подключены к затвору транзистора 2 ключа-усилителя, вторые вы- 20 воды трянзистсров 24 и 25 подключены к шине питания 5, а транзистора 26— к шине 12 управляюшего сигнала, затворы транзисторов 25, 26 подключены к шине 16 информационного сигнала, а затвор транзистора 24 — к шине 15 инверсного управляющего сигнала, вторая группа транзисторов содержит двя 11-канальных транзистора 27, 28 и р — канальный транзистор 29, первые выводы кото- З0 рых подключены к затвору транзистора 1 ключа-усилителя, вторые выводы транзисторов 27, 28 подключены к обшей шине, а транзистора 29 — к шине 15 инверсного управляюшего сигнала, затворы .35 транзисторов 28, 29, подключены к шине

l6 информационного сигнала, а затвор транзистора 27 — к шине 12 управляющего сигнала.

Элемент работает следующим обра- 40 зом. Сигналы логической "1" и "0 появляется на выходе тогда, когда информационный сигнал равен "1" или "О, а управляюший сигнал равен логическому

"0". Принцип работы элемента не изме- 45 нится, если каждый транзистор будет заменен дополняюшим, а знак напряжения питания изменен на противоположный, 50

Принцип работы схемы удобно проил люстрировать с помощью таблицы истинности, в которой так же отражены состояния транзисторов, входяших в элемент. В таблице низкому и высокому уров ням сигналов соответствует "О и "1", II Н знаки П H "3" соответствуют состояниям транзисторов, когда они проводят ток (П ) и когда закрыты (3).

В таблице в первой колонке привепены номера наборов входных управляющего и информационного сигналов, следующие три колонки это значения управляюшего, информационного и инверсного управляющего сигналов,.следуюшие четыре колонки состояния транзисторов в элементе и, наконец, значения сигналов на затворах транзисторов 6, 7, на затворах транзисторов 8,9 на затворе транзистора 1 и на затворе транзистора 2.

В последней колонке отмечено значение сигнала на выходе элемента 3.

Знак означает, что транзисторы 1 и 2 закрыты и на выходе элемента устанавливается третье состояние, Рассмотрим в качестве примера работу элемента на первом и втором наборах, Прп < ==О, U@ =-1, Q =1 проводят транзисторы 10 и 13, я закрыт» тп ;-:ã=.;Ioò<;ð.11 и 14. Затворы транзисторов. 6 н 7 первого ипвертора через трап<зистор 10 подключаются к общей шипе. ЕЕа выходе первого инверторя и зятвсре цмнзисторя

1 устанавливается уровень напряжения логической "1" и транзистор 1 открывается, Затворы транзисторов 8, 9 вто— рого ннвертора через транзистор 13 также подключаются к общей шиле, 118 выходе второго инвертора и на затворе транзистора 2 устанавливается уровень напряжения логической 1, транзистор 2 зяк— рывается. Тяк как транзистор 1 проводит, а 2 закрыт, то па выходе элемента 3 устанавливается уровень напряжения логического "О".

На втором наборе Q =l, Q =О, Ощ;-О проводят транзисторы 11 и 14, я транзисторы 10 и 13 закрьггы, На зятво— рах транзисторов 6, 7 первого ипвертора устанавливается напряжение, отличающееся от максимального напряжения,, соответствуюшего уровшо напряжения логйческои "1 ", на величину порогового напря кения тра нзистооя 1 О, Q на затворах транзисторов 8, 9 второго инвертора устанавливается напряжение, превышающее уровень напряжения логического на вели шну порогового напряжения транзистора 14. Однако использование инверторов позволяет восстановить минимальное значение низкого и максимального значение высокого уровней напряжения так кяк на выходах инверторов напряжение меняется от уровня напряжения шины питания до нулевого уровня напряжения. На выходе первого инвертора будет уровень напряжения логического нуля, на выходе второго — уро::вень напряжения логической единицы, поэ7432

Модификашси устройства, представлены на фиг. 2 и 3, иллюстрируют различное включение дополнительно введенных тр анзист оров двух гру пп, обе спе чи20 вающих симметрию схемы управления, что позволяет добиться равенства времен установления уровней напряжения на затворах транзисторов выходного клю25 ча-усилителя при любых наборах управляющего и информационного сигналов, тем самым повышая быстродействие элемента путем выбора размеров транзисторов при интегральном исполнении.

1 3 П 3 И 1 1 0 0

1 П 3 П 3 0 0 1 1

0 0 0

1 0 1

2 1 0 0 3 П 3 П 1 0 1 0

3 1 1 0 П 3 П 3 1 0 1 0 тому транжсторы 1 и 2 оказываются закрытыми и на выходе элемента 3 устанавливается третье состояние.

Помехоустойчивость повышается за счет того, что в элементе используются инверторы в схемах управления.

Каждый инвертор переключается только после того, как входное напряжение. при положительном сигнале превышает (или становится меньше) при отрицатель10 ном сигнале напряжение переключения

Инверторы, таким образом, выполняют функции пороговых устройств и одновременно формирователей уровней напряже15 ния логических нуля и единицы. Помимо этого инверторы позволяют ускорить формирование уровней напряжения на затворах транзисторов 1 и 2. Это связано с тем, что во-первых, схемы управления симметричны для каждого из транзисторов выходного ключа-усилителя, а во-вторых, цепи управления на транзисторах 10-14, как менее быстродействующие, отделены от выходного ключе.

Емкости на выходах цепей управления уменьшаются, T&K как транзисторы 6 и

7 меньше по размерам, чем транжсторы

1 и 2. Кроме того, дополнительное усиформула изобретения

Элемент с тремя состояниями на дополняющих MElH транзисторах, содержащий выходной ключ-усилитель, в котором стоки A и р -канальных транзисторов под50 ключены к выходу элемента, исток канального транжстора подключен к шине питания, а исток -канального транжстора к обшей шине, два инвертора, шины управляющего и информационногосигналов, от ли чаюш.и йся тем, что, с целью повышения помехоустойчивости и быстродействия, введены две группы транзисторов затворы, кото00 Я ление сигналов инверторами обеспечивает быстрый заряд и разряд емкостей в цепях затворов транзисторов 1 и 2.

Таким образом, устройство выполняет функции элемента с тремя состояниями, обеспечивает повышение помехоустойчивости и равенство помех при передаче уровней напряжений логических нуля и единицы, а также повышение быстродействия за счет симметрии схемы управления и использования инверторов в качестве усилителей-формирователей в цепях управления транзисторами выходного ключа-усилителя. рых подключены к шине информационного сигнала, первый вывод 11-канального транзистора первой группы подключен к входу первого инвертора и к второму выводу р -канального транзистора, второй вывод 11-канального транзистора подключен к шине управляющего сигнала, первый вывод р-канального транзистора подключен к шине питания, выход первого инвертора подключен к затвору И -канального транжстора выходного ключа -усилителя; первый вывод р-канального транжстора второй группы подкюючен ко входу второго инвертора и к второму выводу 11 -канального транзистора, второй

743200 с>

BblBoA p -канал -,н го транзистора Полключен к шине инв рс ого управляющего сигнала, пери и выпоц р-канального транзистора подключен к общей шине, выкоп второгo ннвертора поаключен к затвору р — канального транзистора ключа-усил ителя.

Источники информд ции принятые во внимание при экспертизе

1. Каталог СШАВСК Solid State dg

ia book. 1915,CD ФОЬ1

2. Патент США N." "4037114, кл. 307-205, 1977.