Устройство для вычитания

 

ОП КСАН

746513

Союз Советскмн

Социалистических Рес убп

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт,. сеид-ву(22)»rr»«o 03.04.78 2600639/18 24 (51)М. Кл.

G 06 Р 7/50 с присоединением заявки ¹ 2619459/18-24

Гасударственный комитет

СССР (23) Приоритет ио делам изобретений и открытий

Опубликовано 07.07 ц0 Бюллетень № 25 (53) УДК 681. 325i.5(088.8) Дата опубликования описания 10.07.80 (72) Автор изобретения

В. Л. Баранов

I (7I) Заявитель

Ордена Ленина институт кибернетики АН УССР (54) УСТРОЙСТВО ДЛЯ ВЫЧИТАНИЯ

Изобретение относится к вычислительной технике и предназначено для испол зования в арифметических устройствах цвм.

Известно устройство для вычитания, содержащее регистры, триггеры, эле5 мента И, ИГПИ, НЕ и задержки (1)

Недостатком такого устройства является то, что данное устройство произво/ дит только вычитание двоичных чисел и

10 не может непосредственно производить их сложение. Кроме того схема тако1о уст ройства довольно сложна.

Известно устройство для сложения и вычитания, содержащее три регистра и одноразрядный сумматор-эычитатель, в котором для выполнения операций сложения или вычитания нет необходимости в предварительном преобразовании кодов )2).

Недостатком такого устройства явжется его относительная сложность.

Наиболее близким к изобретению является устройство для вычитания, содержа шее два регистра, триггер, четыре эле2 мента И, два элемента ИЛИ, элемент НЕ и два элемента задержки Pj .

Недостатком такого устройства является его функциональная ограниченность, состоящая в невозможности выполнения операции сложения без преобразования кодов чисел, например: в дополнительный код.

1

Бель) изобретения - расширение функциональных .воэможностей устройства, заключающееся в возможности выполнения операции сложения.

Для достижения поставленной цели в устройство для вычитания, содержащее два регистра, триггер, четыре элемента

И, два элемента ИЛИ, элемент HE и два элемента задержки, причем единичный и нулевой выходы триггера подключены к первым входам первого и второго эжмен

"ров И соответственно, вторые входы которых соединены с выходом первого регистра, вход которого подключен к выходу первого элемента И, выход второго элемента И через первый элемент задерж

3 7465 ки подключен к единичному входу триггера, нулевой и единичный выходы триггера соединены с первыми входами третьего и четвертого алементов И соответсъВеВВо, выходы KOTophlx подключены ко

5 входам первого элемента ИЛИ, выход которого соединен со входом второго регисьра, выход которого подключен ко второму входу третьего элемента И и входу але мента НЕ, выход которого подключен ко 10 второму входу четвертого элемейта И, нулевой вход триггера через второй алемент задержки соединен с выходом второго эле- мента ИЛИ, первый вход которого подключен к шине сброса, введены пятый и шестой элементы И, выходы которых подклю чены ко второму и третьему входам второго элемента ИЛИ, первые входы подключены соответственнр к шине вычитания и шине сложения, а вторые входы - соответ-20 ственно к выходу второго регистра и вьм ходу элемента НЕ.

На чертеже изображена функциональная схема устройства.

Устройство для вычитания содержит 25 два регистра 1 и 2, триггер 3, два элемента задержки 4 и 5 элементы 6-11

И, элементы 12 и 13 ИЛИ, элемент 14

НЕ, шину 15 сбрс"а, шину 16 вычитания и шину 17 сложения. 30

Выход регистра 1 подключен к первь.м входам элементов 6 и 7 И. Второй вход элемента 6 И подключен к единичному выходу триггера 3 и первому элементу 8

И. Второй вход элемента 7 И подключен к нулевому выходу триггера 3 и первому входу элемента 9 И, подключенного вторым входом к входу элемента 14 НЕ, первому входу эдзмента 10 И и выходу 4О реГистра 2. Регистр 2 подключен входом к выходу элемента 12 ИЛИ, подключенного входами к выходам элементов 8 и 9И.

Выход элемента 6 И подключен R входу регистра 1. Выход алемента 7 И под45 ключен к входу элемента 4 задержки подключенного выходом к единичному входу триггера 3, нулевой вход которого подключен K выходу алемента 5 задержки.

Элемент 13 ИЛ4 подключен выходом к входу элемента 5 задержки, первым входом - к шине 15 сброса, вторым входом - к выходу элемента 10 И и третьим входом - к выходу элемента 11 И.

Второй вход элемента 10 И подклю55 чен к шине вычитании 16. Первый вход элемента 11 И юдключен к второму вхо» ду элемента 8 И и выходу элемента 14

13

НЕ, а второй вход - к шине 17 сложеНия»

Устройство для вычитания работает следующим образом.

В исходном состоянии триггер 3 устанавливается в нулевое состояние cmv- налом, поступающим по шине 15 сброса.

Работа устройства в режиме вычитания обеспечивается подачей потенциала по шине 16 вычитания на второй вход элемента 10 И, который открывается этим сигналом»

B режиме сложения отпирающий потенциал поступает по шине 17 сложения на второй вход элемента 11 И.

В реестр 1 по синхронизирующим им пульсам тактовой частоты последовательно, начиная с младших разрядов, записываечся двоичный код вычитаемого (в ре- жиме вычитания) либо двоичный код первого слагаемого (в режиме сложения).

В регистр 2 двоичный код уменьшаемого (в случае вычитания) либо второго слагаемого (в случае сложения) записывается последовательно tro синхронизирующим импульсам, задержанным на пожпериода тактовой частоты, относительно синхронизирующих импулы:ов регистра 1.

На шину 15 сброса поступает серия временных сигналов, совпадающих по времени с моментами считывания с выхода реГистра 2 последнего tl го разряда двоичного кода

Рассмотрим работу устройства в режиме вычитания, в котором элемент 10

И открыт сигналом, поступающим по шине вычитания 16, а элемент 11 И закрыт ввиду отсутствия сигнала на шине сложения 17.

Двоичные коды вычитаемого считываются с выхода регистра 1 посаедователь о, начиная с младшего разряда. Так как в исходном состоянии триггер 3 находи ся в нулевом состоянии, то элемент 9 И открыт его нулевым выходом, а эазмент

8 И закрыт его единичным выходом. С выхода регистра 2 считывается последвательно, начинаи с младшего разряда, двоичный код уменьшаемого, который через элемент 9 И, открытый нулевым выходом триггера 3, и элемент 12 HJIH поступает на вход регистра 2

Таким образом, младшие разрядь| уменьшаемого переписываются без изменения с выхода регистра 2 на его вход до тех пор, пока триггер 3 не перейдет в единичное состояние.

7465

Триггер 3 установится в единичное состояние первой младшей единицей двоичного кода вычитаемого, которая с выхода регистра 1 через элемент 7 И, открытый нулевым выходом триггера 3, поступает на единичный вход триггера 3 спустя время задержки элементом 4. Элемент 4 задерживает импульс единицы кода вычитаемого на время его действия на выходе регистра 1.

В результате триггер 3 перейдет в единичное состояние только после окончания действия импульса единицы вычитаемого на выходе регистра 1. Этим обеспечивается стирание первой единицы кода вычитаемого 15 с помошью эпемента 6 И, закрытого единичным выходом триггера 3.

После перехода триггера 3 в единичное состояние эжменты 7 и 9 И закрываюп:я нулевым выходом триггера 3, а эие- о менты 6 и 8 И откроются единичным выходом триггера 3.

В результате инвертированный с помощью элемента 14 НЕ двоичный код уменьшаемого поступает через элементы 8 И и

12 HIIH на вход регистра 2. а двоичный

Kog вычитаемого переписывается без изменения через элемент 6 И с выхода ре-! гистра 1 на его вход.

Так будет продолжаться до тех пор, пока на выходе регистра 2 не появится импульс единицы двоичного кода уменьшаемого, который через элементы 5 И, 13 ИЛИ и элемент 5 задержки поступит на нулевой вход триггера 3. Эжмент 5 35. задержки задерживает импульс единицы уменьшаемого на время его действия на выходе регистра 2. Этим обеспечивается инвертирование единицы двоичного кода уменьшаемого с помошью элемента 14 HE.

Благодаря элементу задержки 4 эта единица двоичного кода первого слагаемого на вход регистра 1 не псступнт и сотрется с помошью элемента 6 И закрытого единичным выходом триггера .3. После перехода триггера 3 в единичное состояние двоичный код второго слагаемого инверти» руется элементом 14 HE и записывается в инвертированном виде через элемент 8

И, открытый единичным вьходом триггера

3, и элемент 12 HIM в регистр 2. В это время двоичный код первого слагаемого переписывается без изменения через элемент 6 И, открытый единичным выходом

Посж перехода триггера 3 в нулевое состояние импуйьсом единицы двоичного кода уменьшаемого устройство возвраша45 ется в исходное состояние,и apagecc вычисжний повторяется аналогичным образом. Следуюшие разряды уменьшаемого после установки триггера 3 в нулевое со50 выхода регистра 2 на его вход через эжменты 9 И и 12 ИЛИ до тех пор, пока следуюшая единица вычнтаемого через элементы 7 И и элемент 4 задержки ие пеРеведет триггер 3 в единичное состоя 55 ние.

Единица вычитаемого, которая устанавливает триггер 3 в единичное состояние, на вход регистра 1 не проходит и

13 6 стирается с помсшью элемента 6 И, зак рытого единичным выходом триггера 3.

После перехода триггера 3 в единичное состояние двоичный код вычитаемого переписывается без изменения с выхода регистра 1 на его вход через эжмент 6

И, открытый единичным выходом триггьра 3, а двоичный код уменьшаемого инвертируется элементом 14 HE- и через элементы 8 И и 12 ИЛИ записывается

s регистр 2 до тех пор, пока единица двоичного кода уменьшаемого с выхода режстра 2 не поступит на вход установки в нулевое состояние триггера 3 через элемент 10 И, 13 ИЛИ и элемент 5 задержки.

Вычислительный процесс вычитания продолжается до тех пор, пока в регистре 1 не сотрется последняя единица двоичного кода вычитаемого. Двоичный код разности фиксируется в регистре 2. Ecm уменьшаемое меньше вычитаемого разность получается в дополнительном коде.

Рассмотрим работу устройства в режиме слох ения, который устанавливается подачей по шине сложения 17 отпираюшего сигнала на второй вход элемента 11 И.

В исходном состоянии триггер 3 находится в нулевом состоянии, элементы

7 и 9 И открыты нулевым выходом три гера 3, а элементы 6 и 8 И закрыты единичным выходом триггера 3.

Двоичный код второго слагаемого, начиная с младших разрядов, переписывается без изменения с выхода регистра 2 на

его вход через элементы 9 И и 12 ИЛИ до тех пор, пока триггер 3 не перейдет в единичное состояние. Триггер 3 переведет единичное состояние первая младшая единица двоичного кода первого слагаемою, которая с вьхода регистра 1 поступит через элемент 7 и, открытый нулевым выходом триггера 3, и элемент задержки

4 на единичный вход триггера 3.

7 7465 тригге ра 3, с Выхода регис тра вход. Так будет продолжаться до первого нуля в двоичном коде второго слагаемого, который с помощью элемента 14 HE преобразуется в единичный сигнал,:Этот еди- ничный импульс с выхода элемента 14.

НЕ через элементы 8 И, 3.2 ИЛИ записываечся в регистр 2 и через элементы 11

И, 13 ИЛИ и элемент 5 задержки поступает на нулевой вход трщч ера 3. 10

После перехода триггера 3 в нулевое ( состояние устройство возвращается в исходное состояние, и процесс вычисления повторяется аналогичным образом.

Следующие разряды sToporo слаГаемо 15

Fo после перехода триггера 3 h нулевое состояние переписываются без изменения через элементы 9 И, 12 ИЛИ с выхода регистра 2 на его вход до следующей единицы первого слагаемого, которая через 20 элемент 7 И и элемент 4 задерркки пере водит трикстер 3 в единичное состояние, и стирается с помацью элемента 6 И, закрытого единичным выходом триггера 3.

После перехода триггера 3 в единичное состояние двоичный код первого слагаемого переписывается без измененкя через элемент 6 И, открытый единпчнйм вйхо.= дом триггера 3, с выхода регистра l на его вход. Двоичный код второго слагав- 30 мого инвертируется элементом 14 НЕ и записывается в инвертированйом виде через элементы 8 И, 12 ИЛИ в регистр 2 до первого нуля в двоичном коде второго слагаемого, который через элемент 14 3s

HE в виде импульса единицы запишется в регистр 2 через элемент 8 И, 12 ИЛИ и через элементы 11 И, 13 ИЛИ и элемент

5 задержки переведет триггер 3 в нулевое состояние. 40

Процесс вычислений продолжается до тех пор, пока в регистре 1 не сотрется последняя единица двоичного кода первого слагаемого. Результат сложения фиксиру« ется в регистре 2.

Данное устройство обладает эолее широкими функциональными возможностями по сравнению с известным, так как крс ме.операции вычитания позволяет осуществлять операцию сложения двух двоичных 50 операндов.

13 8

Формула изобретения

Устройство для вычитания, содержащее два регистра, триггер, четыре элемента

И, дв а элемента ИЛИ, элемент HE и два элемента задержки, причем единичный и нулевой выходы триггера подключены к первым входам первого и второго элементов И соответственно, вторые входы кото рых соединены с выходом первого регистра, вход которого подключен к выходу первого элемента И, выход второго элемента И через первый элемент задержки подключен R единичному входу триггера, нулевой и единичный выходы триггера со единены с первачи входами третьего и четвертого элементов И соответственно, выходы которых подключены ко входам первого элемента ИЛИ, выход которого соединен со входом второго регистра, выход которого подключен ко второму входу третьего элемента И и входу элемента

НЕ, выход которого подключен ко второму входу четвертого элемента И, нулевой вход триггера через второй элемент задержки соединен с выходом второго элемента ИЛИ, первый вход которого подключен к шине сброса, о т л и ч а ю— щ е е с я тем, что, с целью расширения функциональных возможностей устройства, заключающегося в возможности выполнения операции сложения, в устройство введены пятый и шестой элементы И, выходы которых подключены ко второму и

TpeTbeMy входам второго элемента H JIH, IIåpâûå входы подключены соответственно к шине вычитания к шине сложения, а вторые входы — соответственно к выходу второго реГистра и выходу элемента HE.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР по заявке М 2500770/18-24, кл. 6 06 Р 7/50, 1977.

2. Справочник по цифровой вычислительной технике. Под ред. Б. Н. МалиновскоГо. Киев, Техника", 1974, с.188, рис. 4.266.

3. Авторское свидетельство СССР по заявке М 2586372/18-24, кл. 9 06 Р 7/50, 1978 (прототип).

74b513

Составитель А. Зорин

Редактор И, Ковальчук Техред A. Шепанская Корректор М. Коста

Закю 4104/18 Тираж 751 - Подписное

БНИИ ПИ Государстэенного комитета СССР ио делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП Патент, г. Ужгород, ул. Проектная, 4