Комбинационный сумматор

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советскик

Социалистических

Республик р»744566 (6I ) Дополнительное к авт. свид-ву (gg) Кл.2 (22) Заявлено 070378 (21) 2589070/18-24

G 06 Г 7/50 с присоединением заявки Нов

Государственный комитет

СССР по делам изобретений и открытий (23) Приоритет

Опубликовано 300680.Бюллетень Мо 24

Дата опубликования описания 300680 (S3) УДК681.325.5 (088.8) (72) Авторы изобретения

Л.Е.Филиппова, Н.М.Весис и В.М.Чернышова (71) Заявитель (54) KONSHHAIIHOHHhIQ gy ypp

Изобретение относится к вычислительной технике и может быть использовано при построении арифметических устройств цифровых вычислительных машин.

Известны комбинационные, параллельные суммирующие устройства, состоящие из одноразрядных сумматоров со сквозным последовательным переносом. Они позволяют выполнять только арифметическое сложение двух чисел.

Для выполнения, например, сложения по модулю 2 требуются дополнительные схемы поразрядного сравнения. Это приводит к непроизводительным затратам оборудования (1).

Известен также сумматор с управляемым переносом, s котором для выполнения арифметического сложения и 2О сложения по модулю 2 на одном и том же оборудовании вводится схема управления переносом. Это достигается введением в каждый четный (нечетный) разряд сумматора узла инвертирования 25 одного из слагаемых управляемого сигнала обратного значения переноса из предыдущего разряда, а также коллекторным объединением выхода инвертора управляемого сигнала гашение З() переноса с выходом прямого значения переноса (2) .

Недостатком такого сумматора является сложность управления схемой переноса, неоправданная избыточность оборудования и, хотя и незначительное, увеличение времени общего суммирования эа счет прохождения одного из слагаемых через, соответствующий узел инвертирования на одноразрядный суммат ор .

Кроме того, коллекторное объединение, применяемое в указанном устройстве, приемлемо не для всякой элементной базы.

Наиболее близким к предлагаемому является комбинационный сумматор, содержащий в каждом разряде два элемента И-ИЛИ-НЕ, на выходе одного из которых формируется значение суммы данного разряда, а на выходе второ го — значение переноса в последующий разряд. К входам первого элемента

И-ИЛИ-НЕ для получения значения разрядной суммы подключены шины прямых и инверсных значений соответствующих разрядов слагаемых и переноса из предыдущего разряда. Для получения значения переноса в последующий pas/445b6 ряд ко входам второго элемента

И-ИЛИ-HE в каждом нечетном разряде

I сумматора подключены шины инверсных значений соответствующих разрядов слагаемых и переноса из предыдущего разряда, а в каждом четном разряде сумматора — шины прямых значений соответствующих разрядов слагаемых и переноса из предыдущего разряда (3)..са, причем узел формирования переноса содержит три элемента И и элемент

ИЛИ-НЕ, три входа которого подключены к выходам элементов И, а выход — . к выходу узла формирования переноса данного разряда,:выход которого яв ляется выходом переноса из данного разряда сумматора, входы узла формирования суммы каждого разряда соединены со входами значений слагаемых данного разряда и выходом переноса иэ" предыдущего разряда сумматора-, 25 первый»орой входы первого элемен- 35 та И узла Формирования переноса каждого разряда соединены с первым и вторым входами узла формирования переноса, входы второго элемента И— с первым и третьим входами данного узла, а входы третьего элемента И— со вторым и третьим входами данного узла, при этом первый, второй и тре40 тий входы узла формирования переноса каждого нечетного разряда сумматора подключены к шинам инверсных значений соответствующих разрядов первого и второго слагаемых и выходу переноса из предыдущего разряда соответственно, а первый, второй и третий входы узла формирования переноса .каждого 50 четного разряда сумматора подключены к шинам прямых значений соответствующих разрядов первого и второго слагаемых-и выходу переноса из предыдущего разряда соответственно, 55 четвертый вход элемента ИЛИ-НЕ узла формирования переноса каждого нечетного разряда сумматора соединен с шиной запрета переноса, а третий вход первого элемента Й узла формирования переноса каждого четного разряда сумматора — c шиной инверсии запрета переноса.

На чертеже представлена функциональная схема двух разрядов комбинационного сумматора. 65

Недостаток такого сумматора — его . недостаточные функциональные возможности, позволяющие производить лишь операцию .арифметического сложени я и не позволяющие осуществлять поразрядное суммирование (сложение по мо. Дулю 2) ° 15

Цель изобретения — устранение указанного недостатка, т.е. расширение функциональных возможностей сумматора °

Для достижения поставленной цели в комбинационном сумматоре, содержащем в каждом разряде узел формирования суммы и узел формирования переноНечетный (2i-1) -й и четный (2i) -Ц разряды сумматора 1 и 2 содержат узлы 3 и ; узлы

5 и б формирования переносов соответственно (2i-1)-го и (2i)-го разрядов сумматора 1 и 2; вход 7 инверсного значения переноса из (2i-2)-го разряда; шины 8 и 9 инверсных значений слагаемых нечетного разряда сумматора 1; шины 10 и 11 прямых значейий слагаемых четного разряда сум,матора 2; выход 12 прямого значения переноса (2i-1) -ro разряда сумматора 1; выход инверсного значения переноса 13 (2i)-го разряда сумматора 2; шину 14 запрета переноса, шину 15 инверсии запрета переноса; элементы И lб и ИЛИ-НЕ 17.

Узел 5 формирования переноса нечетного (2i-1)-го разряда 1 формирует функцию

C =G . Ъ- +Ь. С. +с с

21-1 21-1 21-1 21-1 21-2. 21-1 2 -g+ где а,, b . — инверсные значения

21-1 21-1 соответственно перво-. го и второго слагаемых, которые поданы на шины 8, 9; с . — инверсное значение пе21-2 реноса из (2з.-2)-го разряда, которое подано на вход 7; з — сигнал з апрет а переноса, поданный на шину 14.

Узел б формирования переноса четного (2i) -го разряда формирует функ- ° цию

-=О -Ь 3+1З .С +О .С

21 Zl 21 21 21 -1 21 21-1 где а,, b . — прямые значения перво21 21 го и второго слагаемых, которые поданы соответственно на шины 10;. с ; 1 — прямое значение предыдущего (нечетного

2i-1-го) разряда, которое образуется на выходе 12; з — сигнал инверсии пере- . носа, поданный на шину 15.

Сигнал по шине запрета переноса

l4 разрешает или запрещает прохождение сигнала переноса по цепи переноса.

В случае выполнения операции арифметическбго сложения .на шину 14 подается низкий потенциал, который разрешает формирование переноса в нечетном разряде 1 и его распространение в четный разряд сумматора 2. При этом на вход узла б формирования переноса четного разряда 2 по шине 15 поступает высокий потенциал и разрешает формирование переноса в четном разряде 2, когда оба слагаемых четного разряда 2 равны 1.

/44566

Формула и з о бретени я юяt5

Тираж 751 г 59Н

ЦНИИПИ Э аказ 3794/13

Подписное Филиал ППП Патент, r. Ужгород, ул. Проектная, 4

В операции сложение по модулю 2 (в поразрядном суммировании) на ши-. ну 14 подается высокий потенциал, который запрещает формирование переноса в нечетном разряде 1. В четном разряде 2 низкий потенциал по шине

15 запрещает перенос в случае, когда оба слагаемых данного четного разряда 2 равны 1. В случае же, когда одно нз слагаемых равно 1 и есть перенос из предыдущего нечетного разряда 1, оно будет отсутствовать, так как переносы нечетных разрядов 1 запрещены.

Таким образом, незначительная доработка известного комбинационного сумматора позволяет расширить его функциональные воэможности путем выполнения операции сложения по модулю 2 (порязряднога сложения). Время суммирования при этом не увеличивается. Данное изобретение может быть легко реализовано в сумматорах с групповым переносом.

Комби наци он ный сумматор, с одержащий в каждом разряде .узел формирования суммы и узел формирования переноса, причем узел формирования переноса содержит три элемента И и элемент ИЛИ-НЕ, три входа которого подключены к выходам элементов И, а выход — к выходу узла формирования переноса данного разряда, выход которого является выходом переноса из данного разряда сумматора, входы узла формирования суммы каждого разряда соединены со входами значений слагаемых данного разряда и выходом переноса из предыдущего разряда сумматора, первый и второй входы первого элемента И узла формирования переноса каждого разряда соединены с первым н вторым входами узла формирования переноса, входы второго элемента И вЂ” с первым и третьим входами данного узла, а входы третьего эле5 мента И вЂ” со вторым и третьим входами данного узла, при этом первый, второй н третий входы узла формирования перекоса каждого нечетного разряда сумматора подключены к шинам инверсных значений соответствующих разрядов первого и второго слагаемых и выходу переноса из предыдущего разряда соответственно, а первый, второй и третий входы узла формирования

5 IIepeHoca аждМЬ %eTHoro pasp$vla сумматора подключены к шинам прязых значений соответствующих разрядов первого и второго слагаемых и выходу переноса иэ предыдущего разряда соответственно, о т л и ч а ю щ и йс я тем, что, с целью расширения функциональных возможностей, заключающегося в воэможности выполнения поразрядного суммирования в сумматоре, четвертый вход элемента ИЛИ-НЕ

25 узла формирования переноса каждого нечеткого разряда сумматора соединен с шиной запрета Ьереноса, а третий вход первого элемента И узла формирования переноса каждого четного

30 разряда сумматора — с шиной инверсии запрета переноса.

Источники информации, принятые ва внимание при экспертизе

1. Карцев М.А. Арифметика цифро35 вых машин. М., Наука -, 1969, с. 147-150.

2. Авторское свидетельство СССР

9439806, кл. G06 F 7/385, 1971.

3. Каган Б.N. и др. Цифровые вы4О числительные машины и системы. М., Энергия, 1974, с. 224, рис. 3-74 (ппототнп) .