Параллельный матричный сумматорвычитатель

 

Ю.A.Ïîïîâ, В.й.Ильин, В.В.Есипов, С.И.Скворцов и В.A.Çàäåðåé (72) Авторы изобретения

Московский ордена Трудового Красного Знамени инженерно-физический институт (71) Заявитель б (54) ПАРАЛЛЕЛЬНЫи МАТРИЧНЫЙ СуМщ тОР-ВЫЧИЛТЕЛЬ

l

Изобретение относится к вычисли- тельной технике и может быть использовано в специализированнйх ЦВМ, обладающих повышенной надежностью, быстродействием, помехоустойчивостью и устойчивостью к дестабилизирующим фак торам.

Известны одно- и многоразрядные сумматоры-вычитатели для систем счис,ления с основанием m, использующие унитарйые коды 1 из m, и содержащие в каждом m-ном разряде матрицы сложения и вычитания, как правило, построенные на магнитных элементах; с НПГ, прошитых входными и выходньвии обмотками с использованием электронных ключей и усилителей-формировате- лей (1), (2) и (3) .

Подобные устройства действуют по принципу совпадения двух полутоков, что приводит к уменьшению надежности и снижению быстродействия из- за жестких требований к величинам полу" токов и невозможности форсированного переключения. Реализация операций сложения и вычитания в аналогичных устройствах осуществляется либо введением двух матриц, реализующих таблицы сложения и вычитания на каж-

*,У цый m-ный разряд, либо введением двух групп выходных обмоток, прошитых в соответствии с таблйцами сложенИя и . вычитания, что приводит к усложнению конструкции устройства.

Наиболее близким к предлагаемому является параллельный матричйый сумматор-вычитатель,содержащий матри цу ферритовых сердечников, координат- . ные обмотки, две группы выходных обмоток, формирователи координатных токов, усилители считывания, обмотки .переноса, усилители считывания обмоток переноса, шины управления, обмотку восстановления и формирователь тока восстановления f,4).

Недостатком данного устройства является сложность конструкции, а именно, наличие двух групп выходных обмоток, обмоток переноса, прошивающих всю матрицу, и усилителей считывания обмоток переноса, а также низкая помехоустойчивость, обусловленная присутствием в схеме помех от полувыбранных .в такте считывания сердечников, переключающихся но пологой части петли гистерезиса, и взаимным влиянием" соседних элемен тов матрицы друг на друга.

737950

Цель изобретения - упрощение кон."струкции и повышение технологйчнос-

"ти ее изготовления.

Цель достигается тем, что параллельный матричный сумматор-вычи атель содержащий в K 0M m-ном разряде матрицу магнитных элементов из материала с прямоугольной петлей гистерезиса mam (где m -основание системы счисления для унитарного кода 1 из

,щ), прошитую группами обмоток запи си первого .и второго операндов, обмоткой восстановления и группами выходных обмоток поразрядной суммы, формирователи тока записи, диодные .сборки, подключенные к концам обмоток записи операндов, ключи разрешенйя зайиси, подключенные к соответствующим диодным сборкам., содержит в каждом разряде вторую группу обмоток записи второго ойеранда, усилителЬ считывания, элементы И и 20

ИЛИ, m-разрядный магнитный регистр, имеющий две группы обмоток записи, обмотКу считывания и выходные обмот:ки, дополнительные диодные сборки и управлямйие ключи, причем начало

i-oN обмотки записи второго операнда первой групйы соединено с началом (m-i+1)-ой группы обмотки записи второго операнда второй группы (i=

m), концы обмоток записи 30 вторОго операнда второй группы подключены через первую дополнительную диодную сборку к первому дополнительному ключу разрешения записи, первые входы первых (m-1) элементов или подКлючены к выходам первого — (m-1)35 го усилителей считывания, входы которых соединены соответственно с концами первой — (m-1)-ой выяодных обмоток поразрядной суммы первой группы, а вторые входы — к выходам m-го — 40 (2m-2)-го усилителей считывания, входы которых соединены соответственно с концами первой — (m-1)-oN выходных ошибок поразрядной суммы второй группы, входы m-го элемента 45

ИЛИ соединены с выходами первого— (m-1)-го усилителей считывания, входы (та+1)-го элемента NIH с выходами щ-го (2щ-2)-го усилителей считывания первые входы первого и второго 50 . элементов И соединены с выходом (2М-1)-го усилителя считывания, вход кото го соединен с концом m-ой выходи обмотки поразрядной суммы перв .-группы, вторые входы первого и второго элементов И подключены соответственно к шине переноса и

iimse отсутствия переноса из младшего разряда сумматора-вычитателя, входы (в+2)- го элемента ИЛИ подключены к выходу m-го элемента ИЛИ и к . р выходу. первого элемента И, вход (а+3)-го элемента ИЛИ подключены к выходу (m+1)-ro элемента ИЛИ и к выходу второго элемента И, выходы (m+2)-ro и (m+3)-ro элементов ИЛИ подключены соответственно к шине отсутствия переноса и переноса в старший разряд сумматора-вычитателя, i-я обмотка записи первой и второй группы магнитного регистра (i=1„...„

m-2) соединена с выходом i-ro элемента ИЛИ, à (m-1)-ая обмотка записи первой и второй группы магнитного регистра — с выходом (2m-1)-го усилителя считывания, концы обмоток записи первой группы магнитного регистра соединены со второй дополнительной диодной сборкой, а концы обмоток записи второй группы магнитного регистра соединены с третьей дополнительной диодной сборкой, вторая и третья дополнительный диодные сборки через соответственно первый и второй управляющйе ключи соединены соответственно с шиной переноса и шиной отсутствия переноса из младшего раз-. ряда сумматора-вычитателя.

Матрица магнитных элементов выполнена в виде многоотверстий ферритовой пластины с неравнормерным шагом расположения отверстий по вертикали и по горизонтали.

На фиг.1 представлена схема параллельного матричного сумматора-вычитателя; на фиг.2 — схема прошивки матрицы сумматора-вычитателя для кода 1 из 4, элементы матрицы условно показаны в виде тороидальных сердечников; на фиг.3 — схема выработки переноса на транзисторах для одного разряда в коде 1 из 4; на фиг ° 4 — один элемент матрицы и схемы анализа результата, выполненной на многоотверстной ферритовой пластине с неравномерным шагом расположения отверстий со всеми необходимыми прошивками.

Параллельный матричный сумматор вычитатель содержит матрицу 1 магнит) ных элементов размером m m; прошитую шинами 2 записи первого операнда, шинами 3, 4 записи второго операнда в прямом коде и обратном коде (фиг.

1 и 2) . Начала всех шин подключены к общим формирователям 5 тока записи.

Концы всех. обмоток через соответствующие разделительные диодные сборки

6, 7 и 8 подключены к ключам 9, 10 и 11 разрешения подачи операндов.

Имеются также выходные обмотки 12, присоединенные к усилителям-формирователям 13 и обмотки восстановления

14. Выходы формирователей 13, соответствукщих значениям суммы О, m-2, подключены ко входам элемента ИЛИ 15, а выходы формирователей 13, соответствующих значениям суммы m, ..., 2 {m-1), подключены ко входам элемента ИЛИ 16, Кроме того, выходы данных формирователей подключены ко входам двухвходовых элементов ИЛИ 17, причем на входы j-го элемента ИЛИ 17 поданы выходы )-го и (.)+щ)-го Формирователя 13 (j--O, m-2). Выход формирователя 13, 737950

На фиг.4 представлено расположе-. т ние прошивок для одного элемента .матрицы„или регистра. В многоотверстйой ферритовой пластине с нераВно- 35 т мерным шагом по вертикали и по горит зонтали имеются группы отверстий по

4 в каждой, причем расстояния между центрами соседних отверстий, принадв лежащих одной группе, меньше расстоя- 40 ний между центрами соседних отверс» тий, принадлежащих раэным группам. с

Элемент, занимает одну группу отверс" тий и содержит обмотку записи 35, В обмотку считывания 36 и выходную щ обмотку 37.

Устройство работает следующим образом.

В первом такте происходит подача первого операнда в коде 1 из m (например 1 из 4) на формирователи 5 с одновременной подачей сигнала разрешения на ключ 9. При этом потечет ток,записи по обмотке записи одной из строк матрицы (фиг.2}, пвреводя 55 все сердечники данной строки в +В .(под словом сердечник и подразумевается участок многоотверстиой. пластины).

Во втором такте подается второй Я операнд на те же формирователи 5, но при этом открывается ключ 10, управляющий сложением, или ключ 11, управляющий вычитанием, s зависимости от выполняемой операции. При этом Я

Формула изобретения соответбтвующего значению суммя

m-1 (на фиг.l помечен звездочкой) подключен ко вторым входам двухвходовых элементов И 18 19. Кроме того выход данного формирователя 13 и выходы элементов И 17 подключены каж- 5 дый к соответствующей обмотке первой

20 и второй 21 групп обмоток записи магйитного регистра 33. Другие концы данных групп обмоток подключены через соответствующие диоды сборки 22 1 и 23 к ключам 24 и 25 разрешения записи результата с учетом переноса из младшего разряда и без его учета.Входы данных ключей подключены к шинам

26 наличия и 27 отсутствия переноса из младшего разряда. Кроме того, шина 26 подключена к первоиу входу элемента И 19, а шина 27 - к первому входу элемента И 18. Выход элемента 18 подключен ко Второму 2О входу двухвходового элемента ИЛИ 28, а выход элемента 19 - ко второму входу двухвходового элемента 29 ИЛИ,.

К первым входам элементов.28 и 29 подключены выходы соответствующих элементов 15 и 16 ИЛИ. Выход элемента

29 подключен к шине 30 переноса, а выход элемента 28 — к шине 31 отсутствия переноса в старшйй разряд. Выходные обмотки магнитного регистра

33 подключены к усилителям 34. потечет ток по одной из вертикальных обмоток, переводя один из сердечников выбранной строки в -В . Ha выходнйх обмотках матрицы появится сигнал поразрядной суммы.На выходе элемента 28, либо 29, появится сигнал, соответствующий наличию или отсутствию переноса в стараий разряд.

Результат операции будет записан в магнитный регистр 33 либо без изменений, либо увеличенный на единицу (при наличии переноса из младшего разряда) .

В третьем такте происходит восстановление матрицы подачей сигнала по шине 14 и считывание содержимого

Магнитного регистра 33 на усилители 34. 1аким образом, осуществляется суммирование или вычитание двух кодов за три такта с возможностью форсированного переключения сердечника.

На фиг.3 показан вариант реализации элементов 15, 16, 17 18, 19, 28, 29. Элементы ИЛИ 15, 16 реализованы объединением эмиттеров соответствующих формирователей 13, элементы

ИЛИ 17 - путем объединения коллекторов соответствующих формирователей

13, элементы И 18, 19 реализованы на одном транзисторе каждый, элементы

ИЛИ 28 и 29 также реализованы объединением эмиттеров соответствующих ранзисторов. При .такой схемной реа» изации введение вышеуказанных элентов требует очень мало дополниельного оборудования (три транзисора для кода 1 нз 4) .

Введение вышеуказанных элементов новые связи, описанные выше, позоляют упростйть конструкцию. Ввеение магнитного регистра и новые вязи позволяют исключить из матрицы толбец элементов и обмотки, учитыающие перенос из младшего разряда. ведение двух групп обмоток для подачи второго операнда и новые связи позволяют упростить прошивку выходных обмоток, сделав их общими для суммы и разности.

Упрощение конструкции приводит к повышению технологичности изготовления устройства.

Принение многоотверстных пластин с неравномерным шагом расположения отверстий позволяет уменьшить взаимное влияние между соседними элементами °

1. Параллельный матричный сумматор вычитатель, содержащий в каждом mиом разряде матрицу магнитных элементов нз материала с прямоугольной петлей гистерезиса m m (где m — осно-. вание системы счисления для унитарного хода 1 из m), прошитую группами

737950 обмоток записи первого и второго операндов, обмоткой восстановления и группами выходных обмоток поразрядной суммы, формирователи тока записи, диодные сборки, подключенные к концам обмоток записи операндов, ключи разрешения записи, подключенные к соответствующим диодным сборкам, о т л ич.а ю шийся тем, что с целью упрощения конструкции и повыаения технологичности ее изготовления, сум- i() матор-вычитатель содержит в каждом разряде вторую группу обмоток записи. второго онеранда, усилитель считывания, элементы И и ИЛИ, m-разрядный ..магнитный регистр имеющий две груп пы обмоток записи, обмотку считывания и выходные обмотки, дополнительные диодные сборки и управляющие ключи, причем начало =oN обмотки записи второго. операнда первой группы соединено с началом (m-i+1)-ой 20 обмотки записи второго операнда второй группы (i=1,2,...,m), концы обмоток записи второго операнда второй группы .подключены через первую дополнительную диодную сборку к первому дополни- 25 ,тельному ключу разрещения записи, первые входы первых (m-l) элементов

ИЛИ подключены к выходам первого (m-1)-ro усилителей считывания, входы которых соединены соответственно 3()

-с концами первой — (m-1)-oN выходных обмоток поразрядной суммы первой группы, а вторые входы — к выходам

m-го — (2m-2)-го усилителей считывания, входы которых соединены соответ- 35 ственно с концами первой — (m-l)-.ой выходных ошибок поразрядной су ь второй группы, входы m-.ãî элемента ИЛИ соединены с выходами первого:...,..„; (m-1)-го усилителей считывания, входы (m+1)-ro элемента ИЛИ - с выходами mro — (2m-2)-ro усилителей считывания, первые входы первого и второго элементов И-соединены с выходом (2m-1)-ro усилителя считыва ния, вход которого соединен с концом

m-ой выходной обмотки, поразрядной суммы первой группы, вторые входы первоГо и второгО элементов И подключены соответственно к шине переноса и шине отсутствия переноса из младшего разряда сумматора-вычитателя, входы (m+2)-го элемента ИЛИ подключены к выходу m-го элемента ИЛИ и к выходу первого элемента И, входы (m+3)го элемента ИЛИ подключены к выходу (m+1)-ro элемента ИЛИ и к выходу второго элемента И, выходы (m+2)-го и (m+3)-го элементов ИЛИ подключены соответственно к шине отсутствия переноса и переноса в старший разряд сумматора-вычитателя,. i-я обмотка записи первой и второй группы магнйтного регистра (i=1,...„m-2) соединена с выходом i-ro элемента ИЛИ, à (m-1)ая обмотка записи первой и второй группы магнитного регистра — с выходом (2m-1)-го усилителя считывания, концы обмоток записи первой группы магнитного регистра соединены со второй дополнительной- диодной сборкой, а концы обмоток записи второй группы магнитного регистра соединены с третьей дополнительной диодной сборкой, вторая и третья дополнительные диодные сборки через соответственно первый и второй управляющие ключи соединены соответственно с шиной переноса и шиной отсутствия переноса из младшего разряда сумматора-вычитателя.

2. Сумматор-вычитатель по п.l, отличающийc я тем, что матрица магнитных элементов выполнена в виде многоотверстной ферритовой пластины с неравномерным шагом расположени.. отверстий по вертикали и по горизонтали.

Источники информации, принятые во внимание пои экспертизе

1. Авторское свидетельство, СССР

9434412, кл. G 06 F 7/50, 1972.

2, Патент США Р3166669,кл.235-176, 1965.

3 ° Патент США 93105144 кл.235-176, 1963

4. Патент CIGA 9306 9086,кл.235-176, 1962 (прототип).

737950

О 0 О Q

Фиг, Ф

Составитель В.Березкин

Техред 0.Легеза корректор В. Вутяга

Редактор Л.Веселовская

Заказ 25бб/8

Тираж 751 " Подписное

UHHHHH Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская Наб., д. 4/5

Филиал ППП Патент,г. Ужгород, ул. Проектная, 4