Устройство для построения диагностического теста и диагностирования комбинационных схем

 

ОП ИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик

< >748420 (61) Дополнительное к,авт. свид-ву(22) Заявлено 0305.76 (21) 2354661/18-24 с присоединением заявки М— (23) Приоритет

Опубликовано 150780. Бюллетень М 26

Дата опубликованйя описания 150780 (51)М. Кл.2

G 06 F 15/46

G F 11/02

Государственный комитет

СССР во делам изобретений и открытий (53) УДК 621. 317. .799-503.55 (088.8) (72) Авторы изобретения

Н.Н. Новиков и А.Я. Бессмертных

° (71) Заявитель (54) УСТРОИСТВО ДЛЯ .ПОСТРОЕНИЯ

ДИАГНОСТИЧЕСКОГО ТЕСТА И ДИАГНОСТИРОВАНИЯ

КОМБИНАЦИОННЫХ СХЕМ

Изобретение относится к автомати,ке и контрольно-измерительной техни- ке и может быть использовано для контроля и поиска неисправностей ком- бинационных схем.

Известна статистическая логическая тестовая система, содержащая генератор случайных чисел, подключенный к контрольной и проверяемой схе- 16 мам, и логическое устройство сравнения, подключенное к выходам контрольной и проверяемой схем. Тестовые сигналы, вырабатываемые генератором в вйде случайных или псевдослучайных последовательностей чисел, подаются на контрольную и проверяемую схемы.

Устройство сравнения фиксирует отклонение значения выходного сигнала на выходе схемы от значения его на ;ф выходе контрольной схемы f1) .

Недостатком данной системы являются большие расходы ресурсов и времени -контроля, обусловленные выработкой случайных или псевдослучай- 2$ ных тестовых команд. Кроме того, нет гарантии, что реализованные последовательности тестовых команд составляют полный диагностический

:тест. ЗО

Наиболее близким по технической сущности к данному является устройство для построения диагностического теста и диагностирования комбинационных схем, содержащее блок сравнения и памяти с индикацией и последовательно соединенные блок питания, блок управления и первый коммутатор, а также второй и третий коммутаторл, выходы которых подключены к первым входам coo âåòñòâóþùèõ ключевых элементов f2) .

Недостатком устройства является невозможность его применения для построения полного диагностического теста произвольных (повторных) комбинационных схем.

Целью изобретения является расширение функциональных возможностей известного устройства, т.е. создание устройства для поиска неисправностей как бесповторных, так и повторных комбинационных схем. Устройство осуществляет автоматическое получение одного из полных диагностических тестов, последовательную подачу тестовых команд на вход диагностируемой схемы, сравнение выходного сигнала с его значением для

748420 исправной схемы и фиксацию наборов, на которых эти значения различаются.

Поставленная цель достигается тем, что устройство содержит последовательно соединенные дешифратор, четвертый коммутатор и шифратор, а также элементы И, первые входы которых подключены к соответствую;щим выходам второго и третьего коммутаторов, вторые входы — к первым выходам первого коммутатора, а выходы — ко вторым входам соответствующих ключевых элементов, выход каждого из которых соединен с выходом одного из других ключевых элементов.и с одним из входов дешифратора, вторые выходы первого коммутатора подключены ко входам второго и третьего коммутаторов, а третий

ВыХод — ко второму входу четвертоГо Коммутатора, соединенного вторым вЪЖодом с первым входом блока -сравнения и памяти с индикацией, второй вХод которого подключен к четвертому выходу первого коммутатора.

В устройстве реализуется алгоритм построения наборов полного диагностического теста комбинационных схем, основанный на построении для каждой конъюнкции прямой и инверсной контрольной или эквивалентной нормальной формы функции ПКНФ и ИКНФ, проверяющей совокупности наборов разрыва и шунтирования.

Блок-схема устройства представлена на чертеже.

Она содержит блок 1 питания, блок

2 управления, первый коммутатор 3, блок 4 сравнения памяти с индикацией второй и третий коммутаторы 5 и б, элементы 7 И, ключевые элементы

8, дешифратор 9, четвертый коммута тор 10, шифратор 11 и диагностируемую схему 12.

Блок 2 управления служит для подачи. напряжения блока 1 на вход коммутатора 3, на блок 4 для фиксации непрошедших наборов и для управле ния работой коммутатора 3.

Коммутатор 3 предназначен для подачи напряжения на шины коммутаторов 5 и 6 и на входы элементов 7 И.

В каждом положенйи коммутатора 3 "йо дается питание на одну из входных шин коммутатора 5 (б) совместно со всем входными шинами коммутатора б (5). Одновременно с подачей питания на любую из шин коммутатора 5 (6) подается питание на входы всех элементов .7 И, стоящих в выходных цепях коммутатора 5 (б). Питание на первый коммутатор 3 подается через нулевое (исходное) положение коммутатора 10.

Блок 4 содержит чувствительные элементы "для сравнения выходных сигналов схемы 12 и коммутатора 10, 50

Коммутатор 10 служит для управления работой чувствительных элементов блока 4 и с переходом на единичйое положение разрывает цепь питания коммутатора 3, который остается в отключенном положении до прихода коммутатора 10 в положение

"0", а совместно с шифратором 11, выполненным, например, матричным, служит для последовательного преобразования сигналов на выходе дешифратора 9 в двоичные коды, подаваемые в виде тестовых наборов на входы схемы 12,(выделяет все физически реализуемые наборы из каждого выходного набора дешифратора 9).

Устройство работает следующим образом. а также содержит наборы элементов памяти и индицирующих элементов.

Элементы памяти и индицирующие элементы разбиты на две группы. Од- на группа фиксирует непрошедшие.наборы разрыва, другая — непрошедшие наборы шунтирования. При тестовой команде, выявляющей разрыв элементов,, и при отсутствии сигнала с схемы

12 и при тестовой команде, выявляющей шунтирование элементов, и при наличии сигнала с выхода схемы 12 срабатывает элемент памяти блока 4 и индицирующий элемент.

Коммутаторы 5 и б предназначены для коммутации переменных прямой и инверсной контрольных нормальных форм функции соответственно.

Коммутаторы 5 и б выполнены матричными. В матричных коммутаторах используется принцип двухпроводной

20 логики. Коммутирующие элементы их, например однополюсные переключатели, соответствуют переменным логической функции и ее инверсии. Все коммутирующие элементы, объединенные с од25 ной входной шиной, соответствуют переменным одной конъюнкции ПКНФ или

ИКНФ. Коммутаторы 5 и б имеют одну группу выходных шин.

Элементы 7 И представляют собой многополюсники с двумя входами и одним выходом (выполнены по стандартному типу). На один вход элемента

7 И подается напряжение с коммутатора 3, а на другой вход — с одного с из выходов коммутаторов 5 или б.

Элементы 8, стоящие в выходных цепях одного из коммутаторов 5 и б, управляющими входами подключены к выходам соответствующих элементов

7 И, подключенных к выходам другого коммутатора 5 или б,а их выходы подключены к входам дешифратора „9.

Дешифратор 9 выполнен, например матричным и служит для преобразования двоичного кода на входе в терминах

45 состояний переменных ПКНФ и ИКНФ в сигналы, соответствующие состоянию входных переменных схемы.

748420

В исходном положении оно обесто чено, все коммутирующие элементы находятся в выключенном положении.

Определяются контрольные дизъюнктивные. нормальные формы логической функции и ее инверсии. Коммутирующие элементы коммутаторов 5 и 6, имеющие одноименные выходные шины, сопоставляются переменными ПКНФ и ИКНФ при этом одноименным переменным сопоставляется два ряда коммутирующих элементов, из которых один ряд, работающий на одну выходную шину, соответствует переменным без инверсии, а другой — переменным с инверсией.

Под одноименными переменными здесь понимаются переменные ПКНФ и ИКНФ, ., соответствующие одному простому пути от входа диагностируемой схемы до ее выхода (для контактных схемконтакты одного и того же реле).

Одновременно выходы шифратора 11 сопоставляются управляющим входам схемы 12 и осуществляется подключение устройства к входам и выходу. схемы 12.

Информация о схеме 12 в виде.прямой контрольной дизъюнктивной нормалЬной формы функции вводится в устройство с помощью коммутирующих элементов коммутатора 5, а в виде инверсной контрольной дизъюнктивной нормальной формы функции — с помощью коммутирующих элементов коммутатора 6. С помощью блока 2 управления подается напряжение блока питания на коммутатор 3 и блок 4 и осуществляется пуск коммутатора 3.

Для выработки наборов разрыва в каждом положении коммутатора 3 подается напряжение блока 2 на одну из входных шин коммутатора 5, соответствующее обрабатываемой конъюнкции совмест но со всеми входными шинами коммутатора б, а также на элементы 7 И, подключенные к выходам коммутатора

5. Выходной сигнал с элементов 7 И поступает на управляющие входы элементов 8, подключенных к коммутатору б для их закрытия выходных шин коммутатора б, соответствующих переменным конъюнкции, отрабатываемом в этот момент в коммутаторе 5. На элементы 7 И, подключенные к выходу коммутатора б, напряжение не подается, т.е. с выходов этих элементов сигналы не поступают. Через коммутирующие элементы коммутатора 5 на входы дешифратора 9 подаются управ- ляющие воздействия, соответствующие переменным конЪюнкции ПКНФ. Через коммутирующие элементы коммутатора 6 получаемые тестовые команды дополняются остальными переменными с их состояниями из ИКНФ. Поскольку для повторных схем получаемые тестовые наборы могут быть противоречивыми, т.е. содержать одни и те же

I переменные с противоположными состояниями, то эти тестовые наборы поступают на входы дешифратора 9, осуществляющего преобразование двоичного Йходного кода в сигнал на соот5 ветствующих выходах. Включается в .работу коммутатор 10, обеспечивающий подачу управляющих воздействий на чувствительные элементы блока 4.

При наличии неисправности, приводящей к отсутствию сигнала на выходе схемы 12 на наборе разрыва, чувствительный элемент блока 4 через соответствующее положение элемента индикации и элемента памяти запомнит и высветит номер непрошедшего тестового набора разрыва.

Для выработки наборов шунтирования в каждом положении коммутатора 3 подается напряжение блока 2 на одну из входных шин коммутатора б сов20 местно со всеми входными шинами коммутатора 5, а также на элементы 7 И, подключенные к выходам коммутатора б.

Выходной сигнал с элементов 7 И поступает на управляющие входы элемен25 тов 8, подключенных к коммутатору 5, для их закрытия. На элементы 7 И, подключенные к выходу коммутатора 5, напряжение не подается, с выходов этих элементов сигналы не поступают.

3lp Через коммутирующие элементы коммутатора б на входы дешифратора 9 подаются управляющие воздействия, соответствующие переменным конъюнкции ИКНФ.

Через коммутирующие элементы коммутатора 5 полученные тестовые команды дополняются остальными переменными с их состоянием из ПКНФ.

Далее работа устройства аналогична его работе при выработке и проверке набора разрыва.

Преимуществом устройства перед известными является то, что оно позволяет строить тест для обнару4$ жения места неисправностей как для бесповторных, так и для повторных комбинационных схем на основе вырабатываемого им автоматически полного диагностического теста.

Формула изобретения

Устройство для построения диагностического теста и диагностирования комбинационных схем, содержащее блок сравнения и памяти с индикацией и последовательно соединенные блок питания, блок управления и

60 первый коммутатор, а также второй и третий коммутаторы, выходы которых подключены к первым входам соответствующих ключевых элементов, о тл и ч а ю щ е е с я тем, что, с целью расширения функциональных возможностей устройства, оНо содержит

ЦНИИПИ Заказ 4367/13

Тираж 75l Подписное

Филиал ППП Патент, г. Ужгород, ул. Проектная,4

««, .. последовательно соединенные дешифра тор, четвертый коммутатор и шифратор, а также элементы И, первые входы которых подключены к соответствующим выходам второго и третьего коммутаторов, вторые входы — к первым выходам первого коммутатора, а выходы — ко вторым входам соответствуюцих ключевых элементов, выход каждого из которых соединен с, выходом одного из других ключевых элементов и с одним из входов дешифратора, вторые выходы первого коммутатора подключены ко входам второ—

ro и третьего коммутаторов, а третий выход — ко второму входу четвер того коммутатора, соединенного вторым выходом с первым входом блока сравнения и памяти с индикацией, второй вход которого подключен четвертому выходу первого коммутатора °

Источники информации, принятые во внимание при экспертизе

1. Патент США Р 3614608, кл. 324-73, опублик. 12.05.70.

2..Авторское свидетельство СССР

9 526834, кл. 6 06 Г 11/00, 1974 (прототип).