Устройство для выборки информации из блоков памяти типа 2, 5д

 

ОП ИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советскик

Социалистических

Республик (111 765874 (61) Дополнительное к авт. свид-ву— (22) Заявлено 18.01.78 (21) 2574253/18-24 с присоединением заявки №вЂ” (23) Приоритет— (51) М. К, G 11 С 8/00

Государственный комитет

Опубликовано 23.09.80. Бюллетень ¹ 35 (53) УДК 628.327..6 (088.8) по делам иэабретений и открытий

Дата опубликования описания 28.09.80 (72) Авторы изобретения

В. Г. Рябцев, А. И. Ткаченко и А. Ф.Шамарщ

"м ъ

Научно-исследовательский институт управляющих вычислительных машин,(71 ) Заяви тел ь (54) УСТРОЙСТВО ДЛЯ ВЫБОРКИ ИНФОРМАЦИИ

ИЗ БЛОКОВ ПАМЯТИ ТИПА 2,5 D

Изобретение относится к вычислительной технике и может быть использовано в быстродействующих запоминающих устройствах.

Известно устройство для адресно-разрядной выборки системы 2,5 Д, содержащее в каждом разряде ключи втекающего и вытекающего записывающего и считывающего токов, согласующий блок, ключи, управляющие записывающим и считывающим токами, диодный дешифратор адресных линий разряда, дешифратор адреса и другие элементы 1!). Включение двух дополнительных диодов значительно уменьшает напряжение на индуктивности нагрузки в момент формирования фронта импульса тока, что снижает быстродействие устройства. Наличие гальванической межкаскадной связи позволяет организовать схему выборки только с диодным дешифратором, в котором на каждую адресно-разрядную шину необходимо устанавливать четыре диода, что громоздко и неэффективно при большом количестве разрядов запоминающего устройства.

Наиболее близким техническим решением к предлагаемому изобретению является устройство для выборки информации из бло2 ков памяти типа 2,5 Д, содержащее первый дешифратор, входы которого подключены к шине сигналов управления, а одни выходы к соответствующим входам управляемых генераторов тока, выходы которых через элементы связи соединены с шиной питания и входами ключей, выходы которых соединены попарно и через адресно-разрядные шйны подключены к выходам второго дешифратора, входы которого соединены с выходами соответствующих ключеи групп, входы клют0 чей группы соединены с другими выходами первого дешифратора 12).

Однако для повышения быстродействия устройства необходимо уменьшить время между запускающими импульсами ключей положительного и отрицательного напряжений. Обычно эти ключи работают в режиме насыщения, поэтому необходимо учитывать время рассасывания носителей заряда базы выходных транзисторов ключей. Без учета этого условия, т. е. при подаче запускающего импульса, например, на ключ отрицательного напряжения, когда еще открыт ключ положительного напряжения (в момент, когда его запускающий импульс окончен, и происходит рассасывание заряда базы), через ключи протекает ток большой амплитуды (режим короткого замыкания), что приводит к выходу. из строя ключей. 1 акое явление наблюдается при изменении температурного режима работы устройства, изменении питающих напряжений, изменении временной диаграммы работы устройства при профилактических и отладочных работах, что требует от разработчика устройства значительного запаса по времени между импульсами запуска ключей положительного и отрицательного напряжений, в результате <в чего снижается быстродействие устройства.

Для повышения надежности в устройстве используется зависимая блокировка выходов первого дешифратора, однако такое решение неэффективно, так как не учитывает время восстановления ключей, т. е. время рассасывания носителей заряда базы выходных транзисторов ключей. Недостаточная надежность схемы выборки информации предъявляет жесткие требования к формирователям сигналов управления, поступающим на вход g@ устройства, так как неисправности в устройстве управления запоминающего устройства приводят к массовому выходу ключей напряжения, что часто наблюдается в процессе настройки. Все это создает определенные трудности в условиях серийного производства, а также снижает надежность работы запоминающего устройства.

Цель изобретения — повышение быстродействия и надежности устройства.

Это достигается тем, что в устройство введены два дополнительных ключа, схема сравнения и два элемента ИЛИ, причем выходы управляемых генераторов тока соединены соответственно через дополнительные ключи с шиной нулевого потенциала, входы дополнительных ключей соединены с выходами схемы сравнения, входы которой, через элементы ИЛИ соединены с выходами соответствуюгцих управляемых генераторов то-. ка. При этом напряжение с перехода базазмиттер выходных транзисторов ключей через элементы связи и элементы ИЛИ поступают иа схему сравнения, что позволяет учесть время рассасывания заряда базы выходных транзисторов.

С целью исключения влияния емкости уп- 4s равляемых генераторов тока, для ее формированного заряд- в устройство введены два эмиттерных повторителя, входы и выходы которых .соединены соответственно с входами и выходами дополнительных ключей.

На фиг. 1 приведена структурная схема устройства для выборки информации из блоков памяти типа 2,5 Д; на фиг. 2— подключение двух змиттерных повторителей.

Устройство содержит первый дешифратор 1, входы которого подключены к шине 2 сигналов управления, а одни выходы к соответствующим входам управляемых генераторов тока 3 и 4, выходы которых через элементы связи 5 соединены с шиной питания 6 и входами ключей 7 и 8, выходы которых соединены попарно и через адресноразрядные шины 9 подключены к выходам второго дешифратора 10, входы которого соединены с выходами соответствующих ключей групп 11 и 12, входы которых соединены с другими выходами первого дешифратора

1, два дополнительных ключа 13 н 14, схему сравнения 15, и два элемента ИЛИ 16 и 17. Выходы управляемых генераторов тока 3 и 4 соединены соответственно через дополнительные ключи 13 и 14 с шиной нулевого потенциала, входы дополнительных ключей 13 и 14 соединены с выходами схемы сравнения 15, входы которой через элементы ИЛИ соединены с выходами соответствующих управляемых генераторов тока 3 и 4.

Ключевые элементы 13 и 4 и эмиттерные повторители 18 и 19 выполнены каждый на одном транзисторе.

Наиболее часто в схемах выборки информации из блоков памяти запоминающих устройств в качестве элементов связи используются импульсные трансформаторы.

Рассмотрим работу устройства для выборки информации из блоков памяти типа

2,5 Д с применением ключей напряжений с трансформаторной связью.

Устройство работает следующим образом.

В исхОднОм сОстОянии с выходов первого дешифратора на входы управляемых генераторов тока 3 и 4 поступают сигналы нулевого потенциала и напряжение на нагрузке генераторов тока — первичной обмотке трансформатора 5 — равно нулю. Ключи 7 и 8 закрыты. На входы элементов ИЛИ

l6 и 1? подается сигнал высокого уровня, равный напряжению источника питания, поэтому на выходе элементов ИЛИ также поддерживается сигнал высокого уровня, вследрвие чего дифференциальный каскад схемы сравнения 15 закрыт и дополнительные ключи 13 и 14 открыты, разрешая тем самым работу управляемых генераторов тока 3 и 4.

При подаче на вход генератора тока 4 высокого (единичного) уровня напряжения он открывается. По первичной обмотке трансформатора 5 протекает ток и, трансформируясь во вторичную обмотку, открывает ключ 8 (ключ отрицательного напряжения).

Напряжение на первичной обмотке трансформатора пропорционально на при жению насыщения база-эмиттер выходного транзистора ключа, которое через элемент ИЛИ

17 прикладывается ко входу схемы сравнения 15, транзистор схемы сравнения открывается, и на вход дополнительного ключа 13 подается сигнал высокого уровня. Дополнительный ключ 13 закрывается, и работа генераторов тока 3, а следовательно, и ключей 7 (ключи положительного напряжения) 785874 запрещена. Напряжение на первичной обмотке трансформатора 5 поддерживается и в течение времени рассасывания заряда базы выходного транзистора ключей 8 (когда закрывается генератор тока 4, напряжение на первичную обмотку трансформируется со вторичной обмотки трансформатора).

Таким образом, работа ключей 7 запрещена и на время рассасывания заряда базы выходного транзистора ключей 8. После окончания процесса рассасывания напряжение на первичнбй обмотке трансформатора 5 становится равным нулю, схема сравнения

15 закрывается и работа ключей 7 разрешается. При ключении ключей 7 работа ключей 8 запрещается аналогичным образом.

При работе устройства выборки в цикле чтения первым включается ключ 8, заряжая паразитную емкость разрядной шины 9, после этого открывается ключ !2 (ключ вытекающего тока), и по выбранной разрядной шине протекает полуток чтения. В конце цикла чтения первым выключается ключ

8, при этом емкость выбранной разрядной шины перезаряжается через открытый ключ

12.

В цикле записи первым включается ключ

7, затем — ключ 11 (ключ втекающего тока). Полуток записи протекает через ключ 7, выбранную разрядную шину и ключ 11.

В конце цикла записи первым выключается ключ 11, а затем ключ 7, оставляя ранее выбранную шину под потенциалом, который обеспечивает запирание элементов второго дешифратора 10 ранее выбранной разрядной шины при возможном новом цикле чтения.

Таким образом, в устройстве исключается одновременная работа ключей 7 и 8 (ключей положительного и отрицательног0 напряжений) при перекрытии запускающих импульсов, поступаюгцих с выходов первого дешифратора 1, что устраняет перегрузку выходных транзисторов ключей по току и повышает надежность работы устройства. Эффективность работы устройства значительно повышается, если используются ключи с трансформаторной межкаскадной связью, так как напряжение на первичной обмотке трансформатора опережает ток в ней и тем самым на дополнительные ключи управляющие сигналы подаются раньше, чем откроются ключи напряжения, работу которых необходимо запретить.

Предлагаемое устройство для выборки информации из блоков памяти типа 2,5 Д имеет повышенную по сравнению с прототипом надежность, увеличено его быстродействие за счет возможности сближения запускающих импульсов, так как происходит автом атическое слежение за последовательностью работы ключей 7 и 8, что снижает жесткость требований к схемам, формирующим управляющие сигналы и исключает зависимые отказы.

$0

Формула изобретения

I. Устройство для выборки информации из блоков памяти типа 2,5 Д, содержащее первый дешифратор, входы которого подключены к шине сигналов управления, а одни выходы — к соответствующим входам управляемых генераторов тока, выХоды которых через элементы связи соединены с шиzo ной питания и входами ключей, выходы которых соединены попарно и через адресноразрядные шины подключены к выходам второго дешифратора, входы которого соединены с выходами соответствующих ключей

25 групп, входы ключей групп соединены с другими выходами первого дешифратора, отличающееся тем, что, с целью повышения быстродействия и надежности устройства, оно содержит два дополнительных ключа, схему сравнения и два элемента ИДИ, причем выходы управляемых генераторов тока соединены соответственно через дополнитель ные ключи с шиной нулевого потенциала, входы дополнительных ключей соединены с выходами схемы сравнения, входы которой через элементы ИЛИ соединены с выходами соответствующих управляемых генераторов тока.

2. Устройство по и. 1, отличающееся тем, что в него введены два эмиттерных повторителя, входы и выходы которых соединены соответственно с входами и выходами дополнительных ключей.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР № 531277, кл. Н 03 К E7/00, 4> 2. Лехнов В. А. и др. Особенности оперативной памяти ЭВМ М-7000. В сб. Запоминающие устройства. Киев, 1975 с. 4 — 8, рис. 1, 3 (прототип) .

765874

Фиг 2

Составитель A. Амусьева

Редактор О. Стенина Техред К. Шуфрнч Корректор М. Шарошн

Заказ 6518/48 Тнраж 662 Подписное

ВНИИПИ Государственного комитета СССР по делам нзобретеннй и открытий

113035, Москва, Ж вЂ” 35, Раушская наб., д. 4/5

Филиал ППП «Патент», г. Ужгород, ул. Проектная, 4