Аналоговое запоминающее устройство

 

(ii)765882

Союз Советскнх

Соцналнстнческнк

Республик

ОП ИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву— (22) Заявлено 09.01.79 (21) 2709732/18-24 с присоединением заявки ¹â€” (51) M. Кл.а

G l1 С 27/00

Опубликовано 23.09.80. Бюллетень № 35

Дата опубликования описания 28.09.80 (53) УДК 681,327..66 (088.8) па делам иэобретеиий и открытий (72) Авторы изобретения

Ю. В. Агеев, А. H. Крештал и А. А. Ромащев (71) Заявитель

Ордена Ленина институт проблем управления (54) АНАЛОГОВОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО

1ееудерстееииый IIoMIITRT

Приоритет—

Изобретение относится к автоматике и вычислительной технике и может быть использовано для запоминания и хранения данных в аналоговой форме в различны1 системах переработки информации.

Известны аналоговые запоминающие уст ройства (АЗУ), в которых выходное напряжение образуется путем интегрирования с последующим выпрямлением и сглаживанием выходного сигнала импульсной формы, поступающего от ячейки аналоговой памяти, выполненной на разветвленных магнитных сердечниках 1!) и 12).

Ввиду того, что интегрирование выходного сигнала ячейки аналоговой памяти в этих АЗУ осуществляется с помощью интег-. ратора, работающего в режиме непрерывно-. го интегрирования, появление случайной помехи во входном сигнале интегратора ведет к возникновению переходного процесса в интеграторе, что вызывает значительную погрешность АЗУ в течение этого переходного процесса, длительность которого может составить более 300 периодов тока считывания.

Наиболее близким техническим решени ем к данному изобретению является АЗУ

2 в котором интегрирование осуществляется двумя интеграторами, работающими в режиме периодического .сброса (3). Режим периодического сброса осуществляется здесь с помощью ключей, шунтирующих конденсаторы в цепях обратной связи усилителей интеграторов. Этн ключи работают синхроннонно с током считывания в противофазе, замыкаясь в течение одного полупериода тока считывания и размыкаясь в течение другого. Благодаря этому влияние случайной то помехи на величину выходного сигнала АЗУ может длиться не более полупериода тока считывания. Формирование выходного напряжения АЗУ осуществляется далее путем суммирования на резисторах выходных сигкяло интеграторов, фильтрации с помощью

О.. -фильтра нижних частот и усиления с потеощью масштабнрующего усилителя .

Использование двух интеграторов и 1.Сфильтра усложняет АЗУ. Кроме того наличие двух интегра;горов вызывает необходимость подбора составляющих их элементов для выравнивания характеристик интеграторов, что также существенно усложняет наладку и эксплуатацию., устройства.

765882

Целью изобретения является упрощение устройства н повышение его надежности.

Указанная цель достигается тем, что в известное АЗУ, содержащее ячейку памяти, один из входов которой является входом уст ройства, другие входы подключены к соответствующим выходам блока управления, интегратор, вход которого подключен к выходу ячейки памяти, ключ, вход которого подключен к выходу блока управления, выходы ключа подключены к установочным входам интегратора, введен блок слежения хранения информации, информационный вход которого подключен к выходу блока управления, а выход является выходом устройства.

Введение блока слежения-хранения позволило отказаться от использования 1.С-фильтра,одного из интеграторов и масштабирующего усилителя, что существенно упрощает

АЗУ и повышает его надежность, упрощает наладку и эксплуатацию, На фиг. 1 представлена функциональная схема предлагаемого АЗУ; на фиг. 2— временная диаграмма функционирования

АЗУ; иа фиг, 3 — схема одного из возможных вариантов блока слежения-хранения.

АЗУ содержит ячейку памяти 1. Один из входов .ячейки является входом АЗУ, Три других, входа ее соединены с соответствующими выходами блока управления 2.

Выход ячейки памяти подключен к входу интегратора 3, конденсатор в цепи обратной связи которого эашунтирован ключом 4.

Выход интегратора 3 соединен с информационным входом блока слежения-хранения

5. Управляющий вход блока 5 и управляющий вход ключа 4 подключены к соответствующим сиихроннзирующим выходам блока управления 2. Выход блока слежения-хранения 5 является выходом АЗУ.

Устройство работает следующим образом.

Блок управления 2 непрерывно вырабатывает ток считывания (см..фиг. 2, а) и синхрониэирующие импульсы «синх. 1» и

<синх. 2» (см. фиг. 2,б, в). С приходом команды «Запись» блок управления 2 вырабатывает импульсы сброса (стирания) старой информации и записи новой. После записи на выходе ячейки памяти 1 устанавливаются импульсы напряжения (см. фиг. 2, г).

Ключ 4 работает синхронно с током считывания, т. е. он замкнут в течение одного полупериода тока считывания и разомкнут в течение другого. Благодаря этому выходной сигнал интегратора 3 имеет вид импульсов напряжения (см. фиг. 2, д), амплитуда которых пропорциональна величине аналогового сигнала, записанного в ячейке памяти 1. Далее сигнал поступает на информационный вход блока слежения-хранения 5.

Блок слежения-хранения (см. фиг. 3) может работать в различных режимах. При замкнутом ключе 6 выходной сигнал блока отслеживает инвертированное значение снгКала, поступающего на его информационный вход, через делитель, образованный пассивными элементами 7 — 8. При размыкании ключа.б входная цепь блока отключается от суммирующей точки усилителя 9 и его выходное напряжение определяется напряжением на накопительном элементе-конденсаторе !О, имевшем место в момент размыкания ключа.

В предлагаемом устройстве управление клю-. чом 6 блока слежения-хранения 5 осуществляется путем подачи синхроимпульсов (см. фиг. 2, в), формируемых блоком управления

2. Фаза слежения начинается несколько позже окончания выходного импульса Uq ячейки памяти 1 и кончается несколько ранее сброса интегратора 3, благодаря чему в течение этой фазы выходной сигнал блока слежения-хранения 5, как и выходной сигнал интегратора 3, представляет собой постоянное напряжение. Фаза хранения осуществляется в остальной части периода тока считывания. В течение фазы хранения на выходе блока слежения-хранения 5 будет постоянное напряжение, равное величине напряжения в конце фазы слежения (см. фиг. 2, е).

Таким образом, в течение всего периода тока считывания на выходе АЗУ будет поддерживаться постоянное напряжение, пропорциональное сигналу, хранящемуся в ячейке памяти 1.

Предлагаемое АЗУ отличается простотой, меньшей стоимостью и более высокой надежностью, чем прототип.

Формула изобретения

1. Аналоговое запоминающее устройство, содержащее ячейку памяти, один из входов которой является входом устройства, другие входы подключены к соответствующим выходам блока управления, интегратор, вход которого подключен к выходу ячейки памяти, ключ, вход которого подключен к выходу блока управления, выходы ключа подключены к установочным входам интегратора, отличающееся тем, что, с целью упрощения устройства и повышения его надежности, в него введен блок слежения-хранения информации, информационный вход которого подключен к выходу интегратора, управляющий вход подключен к выходу блока управления, а выход является выходом устройства.

2. Устройство по п, 1, отличающееся тем, что блок слежения-хранения информации содержит операционный усилитель, выход которого является выходом устройства, неннвертирующий вход операционного усилителя подключен к шине нулевого потенциала, ключ, первый пассивный элемент .и накопительный элемент, включенные между выходом операционного усилителя и его инвертируемым входом, и второй пассивный элемент, подключенный к выходу ключа.

765882

Источники информации, принятые во внимание при экспертизе

l. Вотрин В. Ф. и др. Использование прин. ципа динамического смещения при записи для построения быстродействующих разомкнутых аналоговых запоминающих устройств на трансфлюксорахФАвтоматнка и телемеханикал1971 Ю 6

2. Авторское свидетельство СССР

¹ 474052, кл. G 1! С 27/00, 1973.

3. Вотрин В. Ф. и др. Быстродействующее устройство считывания информации для аналоговых ЗУ на трансфлюксорах. Приборы и системы информации, 8, 1975, с. 33 — 34 (прототип), 765882

9лра5ляющид Ьо3

Составитель В.Муратов

Редактор Т. Иванова Техред К. Шуфрич Корректор О, Билак

Заказ 6518/48 Тираж 662 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

1! 3035, Москва, )К вЂ” 35, Раушская наб., д. 4/5

Филиал ЛПП «Патент», г. Ужгород, ул. Проектная, 4