Накопитель для запоминающего устройства

 

ОП АНИ E

ИЗОБРЕТЕНИЯ т нтко т хямся„-щце 1 el<8K55A

Союз Советских

Социалистических

Республик

<11>767838

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву (22) Заявлено 240778 (21) 2666089/18-24 (51) и KB 3 с присоединением заявки М9

G 11 С 11/14

Госуяарственный комитет

СССР ио @елим изoорeтений и открыти и (23) Приоритет

Опубликовано 30,09.80. Бюллетень М936 (53) УДК 681 327 . 66 (088. 8) Дата опубликования описания 300980 (72) Авторы изобретения

Н.Л.Прохоров, В.К.Раев и Ю.В.Федотов

Институт электронных управляющих машин (71) Заявитель (5 4 ) НАКОПИТЕЛЬ ДЛЯ ЗАПОМИНАЮЩЕГО УСТРОИСТВА

Изобретение относится к области вычислительной техники и может быть использовано в запоминающих устройствах (ЗУ), в которых носителями информации являются цилиндрические маг нитные доменЫ (ЦМт() . т

Известен накопитель для ЗУ, с держащий N +p регистров хранения, объединенных информационно каналом связи для записи и считывания ЦМДинформации, который содерх<ит N + p элементов передачи доментов и N+ p динамических ловушек, в которые записывается информация о дефектности накопителя (1). Каждый элемент пере-15 дачи содержит первый и несколько вторых каналов продвижения (МД. Каждый второй канал начинается и заканчивается в первом канале и шунтирует последний между его началом и концом. 20

Известный Накопитель для ЗУ имеет следующие недостагки: слох<ный по своему выполнению алгоритм замещения дефектного регистра хранения смежным с ним (по каналу связи для записи и считывания) бездефектным накопительным регистром, а также наличие магнитостатического взаимодействия домен-домен (взаимодействие Пмт(в динамической ловушке с ЗО информационным потоком доменов), существенно сужающего область работы чипа, практически не позволяет осуществлять резервирование дефектных регистров хранения внутри чипа. .Наиболее близким техническим решением к изобретению является накопитель для ЗУ, который содержит магнитоодноосную пленку с ЦМД, на поверхности которой расположены N+p регистров хранения информации, где N u р-соответственно количество работоспособных и дефектных регистров хранения информации, магнитосвязанных с каналами ввода и вывода информации, датчик считывания ЦМД, выход которого соединен с входом усилителя считывания, генератор ЦМД, подключенный к каналу ввода информации, и формирователь управляющих сигналов (2).

В таком накопителе информация о дефектности записывается в отдельное полупостоянное запоминающее устройство (ППЗУ). Каждый регистр хранения ассоцируется с определенным битом

ППЗУ, причем 0 отмечает бездефектный регистр хранения, а 1 дефектный. Единичные значения сигнах лов, поступающих из ППЗУ,запрещают формирование соответствующих разря767838

t0 !

« дов информационной последовательнос- ти ЦМД, и в последней образуются пропуски(соответствующие дейектным регистрам хранения информации.

Основной недостаток такого способа введения избыточности в ЦМДнакопитель заключается в необходимости использования внешнего по отйошению к чипу полупостоянного Зу.

Кроме того, для побитного выравнивания считываемых из различных накопителей информационных слов, образующих информационную страницу, требуsecs использование дополнительных буферных сдвиговых регистров.

Цель изобретения — упрощение накопителя и повышение его надежности.

Поставленная цель достигается путем тога, что он содержит узел коррекции дейектов накопителя, выполненный в виде управляемых элементов . задержки, и N+p регистров дефектности, один из управляеьых элементов задержки расположен в канале ввода информации между генератором ЦМД и регистрами хранения информации, с другой— в канале вывода информации -между регистрами хранения информации и датчиком считывания ЦМД, И +р регистров дефектности подключены к каналу ввода информации между регистрами хранения информации и датчиком считывания ЦМД, а выход усилителя считывания через формирователь управляющих сигналов подключен к управляемым элементам задержки. управляемые элементы задержки выполнены из последовательно расположенных асимметричных шевронных аппликаций и аппликаций Г образной йормы, каждая из которых одним концом примыкает к центральной части каждой второй асимметричной шевронной аппликации, другие концы Г-образных аппликаций и утолщенные концы асймметричных шевронных аппликаций"магнитосвязаны с шиной управления элементов задержки.

На .фиг. 1 изображена блок-схема предложенного накопителя для ЗУ;. на фиг. 2 -- конструкция элемента задержки; на фиг. 3, O -К вЂ” динамика прохождения ЦЩ по элементу задержки.

Предложенный накопитель для ЗУ (фиг. 1) содержит магнитоодноосную пленку с ЦМД 1, на поверхности которой расположены й+р регистров 2 хранения инфорйации, магнитосвязанных с каналами ввода 3 и вывода 4 информации, в которых расположены управляемые элементы 5 задержки, генератор ЦМД 6, подключенный к каналу 3 ввода информации„ датчик 7 считывания ЦМД, выход которого подключен к входу усилителя 8 считйвайия, регис тры 9 дефектности, подключенные к каналу 3 ввода информации между регистрами 2 хранения информации "и" дат; чикой 7 считывания ЦМД, и формирователь 10 управляющих сигналов, вход которого соединен с выходом усилите- ля 8 считывания, а выход — с управляемыми элементами 5 задержки.

Управляемый элемент 5 задержки (фиг.2) выполнен из последовательно расположенных асимметричнйх шевронных аппликаций 11,образующих канал продвижения ЦМД длиной в 2N продвигающих ячеек (на фиг. 2 эта длина составляет десять периодов схемы продвижения), и Ферромагнитных аппликаций 12 Г-образной Формы, каждая из которых одним концом примыкает к центральной части каждой второй асимметричной шевронной аппликации 11.

Мина управления элемента 13 задеряки своими петлями располагается над другими концами этих аппликаций, раз. вернутыми относительно канала продвижения в направлении перемещения

2{) ЦМД н охватывает утолщенные концы асимметричных шевронных аппликаций, смежных с указанными.

Предложенный накопитель работает следующим образом.

В саответствии с дефектйостью накопителя и емкостью каждого из регистров дефектности (фиг. 1) генератором доменов Формируется ЦМЦ-поток дейектности чипа длиной в

Мтрк(Й Pf) бит, наличие домена в определенной позиции которой указывает на порядковый номер дефектного регистра хранения в накопителе.

В результате одного или трех переключений этого ЦМЦ-потока в регистры дефектности для рассматриваемого примера накопителя и укаэанной на фиг. 1 деФектности чипа третий, четвертый и седьмой регистры дефектности окажутся заполненными ЦМД, одно40 значно указывая порядковые номера дефектных накопительных регистров.

Пять инйормационных бит, сформированных через один период управляющего поля генератором ЦИЦ (для рассматриваемого примера накопителя), продвигаются по каналу 3 ввода информации к управляемому элементу задержки. При этом в определенный момент .времени информация о дефектности

S0 (цМд-поток .дефектности), записанная в регистрах дефектности, реплицируется в канал ввода информации на другом его участке; длина последнего выбирается такой, чтобы первый бит ЦМД-потока дейектности детек«« тировался датчиком считывания HP1I1„ когда все инйормациойнне позиции управляемого элемента задержки будут заняты соответствующими битами информационного слова, например

60 01011 (йиг. З,а). Так как в первых двух регистрах дейектности записаны нули (первые два накопительных регистра чипа являются бездефектными), то на выходе усилителя считывания

65 появится сигнал управления формиро767838 вателем только через четыре периода управляющего поля, когда первые два бита информационного слбва окажутся на выходе элемента задержки (фиг.3, Ь)..

С выхода формирователя в шину управления элемента задержки посылаются импульсы управления, которые ðàñширяют ЦМД в собтветствующих позициях рассматриваемого элемента задержки в голосовые домены, один из концов каждого из полосовых дбменов захватывается притягивающим магнитным полюсом Г-образной аппликации (фиг.3, -8). При следующем повороте вектора управляющего поля последний продвигается по Г-образной аппликации, а 15 другой остается в канале продвижения

ЦМД (фиг.3,г). Импульсный ток противоположной полярности, посылаемый с выхода формирователя в шину управления элемента, нейтрализуют притягивающие магнитные полюса утолценных концов асимметричных шевронных аппликаций элемента задержки и полосовые домены стягиваются в ЦМД на

Г-образных аппликациях (фиг.3, ) переходят в канал продвижения ЦМД элемен25 та задержки (фиг. 3,e ) . Аналогичная последовательность управляющих сигналов, подаваемая в шину 13 управления в течение следующего такта управляющего магнитного поля, задер- З0 живает третий, четвертый и пятый биты информационного слова еще на один период схемы продвижения (фиг. 3, ж) .

Новая серия импульсов управления (состоящая из двух указанных пос- 35 ледовательностей управляющих сигналов), начало который дает детектируемый датчиком считывания четвертый бит (равный 1 ) ЦМД-потока дефектности чипа, задерживает указанные 4О биты информационной последовательности доменов еще на два периода схемы продвижения (фиг. 3,$).

В течение следующих четырех тактов управляющего поля (пятый и шестой 45 регистры дефектности не заполнены

ЦМД и соответственно в пятой и шестой информационных позициях ЦМП-потока дефектности 0 ) токовые импульсы не поступают на вход формирователя, третий и четвертый биты информационной последовательности доменов окажутся на выходе элемента задержки, а пятый бит — в выходной позиции УстРойства (фиг. 3, И ). 7(е тектируемый датчиком считывания седьмой бит ЦЧЦ-потока дефектности чипа (равный 1 ) задерживает IIocледний информационный бит только на два периода схемы продвижения, поскольку в восьмой двоичной позиции бО

ЦМЦ-потока дефектности чипа записан 0 (фиг. 3,к).

Таким образом, третий и четвертый биты информационного слова окажутся задержанными по отношению к пеРвым я двум на четыре периода, а пятый по отношению к третьему и четвертому на один период схемы продвижения. B результате (в этом легко можно убедиться) „ни один информационный бит не будет записан в дефектные накопительные регистры чипа, если расстояние между последними.в канале ввода составляет два бита.

Реплицируемая (или переключаемая) в канал вывода информации информационная последовательность доменов, например, та, которая была записана в накопитель, представляет собой информационное слово длиной восемь бит, в котором третья, четвертая и седьмая двоичные позиции не являются информационными и содержат 0, т,е.

01000101. В определенный момент времени информация о дефектности чипа реплицируется в канал 3 ввода информации. Если этот момент времени выбран таким, что первый бит Ц1Щ-потока дефектности детектируется датчиком считывания, когда первый бит информационной последовательности доменов подходит на вход элемента задержки, то через четыре такта управляющего поля первые два бита будут занимать первые две информационные позиции указанного элемента задержки. Первые две серии импульсов управления, начало каждой из которых дают детектируемые датчиком считывания третий и четвертый биты (равные 1 ) ЦМД-потока дефектности чипа, задерживают указанные (информациончые) биты по отношению к шести последующим (информационным,и неинформационным) на четыре периода схемы продвижения.

Третья серия импульсов управления, пропускаемая автоматически по шине управления (в соответствии с дефектностью чила), задерживает первые четыре, уже информационные, биты слова в элементе задержки по отношению к пятому информационному биту на два периода схемы продвижения. В результате на вход датчика считывания поступают пять (плотно упакованных) информационных бит слова, которые были сформированы генератором ЦМД.

Таким образом, в результате использования в накопителе узла коррекции дефектов накопителя генератором ЦМЦ формируется, а датчиком считывания считывается плотно упакован- . ная информация, как если бы в накопителе не было дефектных регистров хранения.

Предложенный накопитель для ЗУ обладает следующими преимуществами: не требует выподнения сложного по своей реализации алгоритма замещения дефектного регйстра хранения смежным с ним бездефектным регистром хранения и использования дополнительных динамических ловушекг в накопителе

767838 отпадает необходимость использования внешнего по отношению к чипу полупостоянного ЗУ и дополнительных буферных сдвиговых регистров и вследствие этого появляется воэможнрсть исправлять ошибки, связанные с дефектными накопительными регистрами, ближе к месту их возникновения и избежать ошибок, связанных с передачей информационных слов иэ ППЗУ и буферных сдвиговых регистров в IJplg-накопитель и обратно.

Идентичность управляемых элементов задержки, используемых в предложенном накопителе, в каналах ввода и вывода информации позволяет построить

ЦМЦ-накопитель с общим для записи и считывания каналом связи и одним элементом задержки.

Формула изобретения

1. Накопитель для запоминающего устройства, содержащий магнитоодноосную пленку с цилиндрическими магнитными доменами, на поверхности которой расположены Н+р регистров хранения информации, где N и р — соответственно количество работоспособных и дефектных регистров хранения информации, магнитосвязанных с каналами ввода и вывода информации, датчик считыВания цилиндрических маг- нйтных доменов, выход которого сое-. динен с входом усилителя считывания, .генератор цилиндрических магнитных доменов, подключенный к каналу ввода информации, и формирователь управляющих сигналов, о т л и ч а ю щ и йс я тем, что, с целью упрощения накопителя и повышения его надежности, он содержит узел коррекции дефектов накопителя, выполненный в виде управляемых элементов задержки, и N+ p регистров дефектности, олин иэ управляемых элементов задержки расположен в канале ввода информации между генератором цилиндрических магнитных доменов и регистрами хранения инФормации, а другой — в канале вывода информации между регистрами хранения информации и датчиком. считывания цилиндрических магнитных доменов, И+р регистррв дефектности подключены к каналу ввода информации между регистрами хранения информации и дат)$ чиком считывания цилиндрических доменов, а выход усилителя считывания через формирователь управляющих сигналов подключен к управляемым элементам задержки.

2. Накопитель по п.1, о т л и ч аю шийся тем, что, управляемые элементы задержки выполнены из последовательно расположенных асимметричных шевронных аппликаций и аппликаций Г-образной формы, каждая из которых одним концом примыкает к центральной части каждой второй асимметричной шевронной аппликации, другие концы Г-образных аппликаций и утолщенные концы асимметричных шевронных аппликаций магнитосвязаны с шиной управления элементов задеря" ки.

Источники информации, принятые во внимание при экспертизе

3S 1. Патент С 1А Р 3921156, кл.340154 1976.

2 Л EEE Trans. Ма9п., V.НАС-12, Р 6, 1976 (прототип) .

Ч

767838 а Oi

Л Г Г

Og ф

1 4 — г а

+3 Оу ,лл

BHHHGH Заказ 72ll/48 Тираж 662 Подписное

Филиал ППП Патент, г. Ужгород, ул. Проектная, 4